SOPC嵌入式導(dǎo)航計(jì)算機(jī)研制.pdf

1、為適應(yīng)微小型多信息源組合導(dǎo)航系統(tǒng)對(duì)導(dǎo)航性能和外設(shè)接口的要求，推動(dòng)基于FPGA的SOPC技術(shù)在導(dǎo)航領(lǐng)域的工程應(yīng)用，論文研制了SOPC嵌入式導(dǎo)航計(jì)算機(jī)。 論文在分析多信息源組合導(dǎo)航系統(tǒng)的功能特征和應(yīng)用需求的基礎(chǔ)上，結(jié)合平臺(tái)級(jí)FPGA兼具高性能處理器和可編程邏輯的特點(diǎn)，提出了基于IP核的SOPC組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。通過(guò)IP核復(fù)用和CoreConnect互連，導(dǎo)航計(jì)算機(jī)的數(shù)據(jù)處理部件以及完成控制和接口通信的外設(shè)功能都在一片Virte

2、x4FX12上實(shí)現(xiàn)。為實(shí)現(xiàn)工程應(yīng)用，論文進(jìn)行了SOPC導(dǎo)航計(jì)算機(jī)硬件板卡的設(shè)計(jì)，為FPGA器件配備了配置與存儲(chǔ)、模擬信號(hào)采集、通信接口和電源供電的物理層電路，先后完成了原理圖和PCB設(shè)計(jì)，研制了工程樣機(jī)。針對(duì)組合導(dǎo)航數(shù)據(jù)處理中浮點(diǎn)運(yùn)算密集的特點(diǎn)，在FPGA可編程邏輯中實(shí)現(xiàn)了浮點(diǎn)運(yùn)算協(xié)處理器。通過(guò)APU控制器同PowerPC接口，軟硬件協(xié)同工作，提高了導(dǎo)航計(jì)算機(jī)的處理性能。論文還在FPGA邏輯中以自定義IP核的形式設(shè)立了ARINC429總

3、線收發(fā)器，適應(yīng)了航空電子設(shè)備對(duì)ARINC429總線的需求，實(shí)現(xiàn)了該總線的設(shè)計(jì)方法的創(chuàng)新。 在完成硬件板卡和FPGA片內(nèi)邏輯設(shè)計(jì)后，論文研究了嵌入式軟件的結(jié)構(gòu)和加載方法，在工程樣機(jī)上運(yùn)行SINS/GPS組合導(dǎo)航程序，對(duì)系統(tǒng)進(jìn)行軟硬件聯(lián)合調(diào)試。對(duì)實(shí)驗(yàn)中取得的數(shù)據(jù)進(jìn)行了分析，并給出了SOPC導(dǎo)航計(jì)算機(jī)的性能評(píng)價(jià)。 經(jīng)過(guò)調(diào)試和測(cè)試，SOPC導(dǎo)航計(jì)算機(jī)設(shè)計(jì)達(dá)到了預(yù)定的目標(biāo)，實(shí)現(xiàn)了微型化、多功能的多信息源組合導(dǎo)航計(jì)算機(jī)系統(tǒng)，并具備較