基于SOPC的組合導(dǎo)航計(jì)算機(jī)的研究與實(shí)現(xiàn).pdf

1、現(xiàn)代導(dǎo)航計(jì)算機(jī)要求系統(tǒng)具有效率高、成本低、功耗小、接口豐富等特點(diǎn),并且符合高精度、高穩(wěn)定性和實(shí)時性的要求。基于現(xiàn)代導(dǎo)航計(jì)算機(jī)的上述特點(diǎn)和要求,本文設(shè)計(jì)了一個以Xilinx Spartan 3E1600E FPGA(Field Programmable Gate Array,FPGA)和TMS3206713浮點(diǎn)DSP(DigitalSignal Processing,DSP)處理器為核心,采用片上可編程技術(shù)實(shí)現(xiàn)的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)。

2、>　　 首先,論文介紹了本課題的研究背景和意義,全面闡述了組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的國內(nèi)外發(fā)展?fàn)顩r和未來的發(fā)展趨勢,接著分析了片上可編程(System on a Programmable Chip,SOPC)技術(shù)的發(fā)展?fàn)顩r、主要特點(diǎn)、設(shè)計(jì)流程和基本原理。并簡單介紹了基于Xilinx SOPC技術(shù)的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的整體結(jié)構(gòu)。
　　 然后,通過編寫一個基于本平臺的Xilinx板級描述(Xilinx BoardDescription,

3、XBD)文件創(chuàng)建了一個SOPC最小系統(tǒng),并將實(shí)現(xiàn)導(dǎo)航計(jì)算機(jī)需要的硬件控制單元以IP(Intellectual Property,IP)核的方式添加到SOPC最小系統(tǒng)中,這些控制器IP核主要包括CAN設(shè)備控制器IP核,GPS串行通信IP核,陀螺儀、加速度計(jì)、里程計(jì)、高程計(jì)等傳感器設(shè)備的數(shù)據(jù)采集IP核和FPGA與DSP進(jìn)行數(shù)據(jù)交換IP核?；谶@個硬件平臺結(jié)構(gòu),進(jìn)行了導(dǎo)航計(jì)算機(jī)的軟件程序的設(shè)計(jì),主要實(shí)現(xiàn)的功能為:串口、CAN接口、陀螺儀、加速