高速飛行器數(shù)字發(fā)射及編解碼FPGA實(shí)現(xiàn).pdf

1、隨著測(cè)控系統(tǒng)的穩(wěn)步飛速發(fā)展，對(duì)高速飛行器通信設(shè)備要求日益增高，在小型化、抗干擾和可靠性等方面表現(xiàn)的尤為緊迫。本文以高速飛行器數(shù)字收發(fā)機(jī)為研究對(duì)象，結(jié)合軟件無線電技術(shù)、擴(kuò)頻通信理論、數(shù)字發(fā)射機(jī)及編解碼理論以及空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)（CCSDS）標(biāo)準(zhǔn)，分析了數(shù)字發(fā)射測(cè)控系統(tǒng)調(diào)制體制、信道編碼糾錯(cuò)性能，設(shè)計(jì)了數(shù)字發(fā)射分機(jī)和編解碼分模塊，并通過軟件仿真、硬件測(cè)試和系統(tǒng)聯(lián)合測(cè)試等多種方式進(jìn)行了性能驗(yàn)證。
　　圍繞高速飛行器數(shù)字發(fā)射及編解碼的

2、工程實(shí)現(xiàn)，本文主要做了如下幾方面的工作：
　　1.研究了數(shù)字?jǐn)U頻發(fā)射機(jī)關(guān)鍵技術(shù)理論，設(shè)計(jì)了數(shù)字?jǐn)U頻發(fā)射機(jī)整體實(shí)現(xiàn)架構(gòu)，對(duì)數(shù)字?jǐn)U頻發(fā)射機(jī)各子模塊進(jìn)行了 FPGA實(shí)現(xiàn)，仿真驗(yàn)證了各子模塊功能。
　　2.研究了基于AD9957的多路數(shù)字中頻同步發(fā)射技術(shù)。通過AD9957及FPGA聯(lián)合控制，給出了詳細(xì)的設(shè)計(jì)思路，實(shí)現(xiàn)了4路中頻信號(hào)的同步發(fā)射。
　　3.研究了測(cè)控系統(tǒng)飛行器載傳輸環(huán)境，借鑒CCSDS標(biāo)準(zhǔn)，設(shè)計(jì)了信道編解碼的詳細(xì)實(shí)

3、施方案，確立了R-S（Reed-Solomon）碼與卷積碼的級(jí)聯(lián)編碼、Viterbi譯碼與R-S解碼的總體編解碼思路。
　　4.針對(duì)于數(shù)字發(fā)射和信道編解碼總體架構(gòu)，介紹了硬件數(shù)字處理單元的功能，闡述了芯片間的控制和通信模式。
　　5.針對(duì)高速飛行器的測(cè)控系統(tǒng)進(jìn)行了外場(chǎng)聯(lián)合調(diào)試。對(duì)數(shù)字?jǐn)U頻發(fā)射分機(jī)及數(shù)字接收機(jī)解碼部分制定了一套調(diào)試方案，通過系統(tǒng)聯(lián)試結(jié)果驗(yàn)證了設(shè)計(jì)的直接序列擴(kuò)頻（DS-SS）發(fā)射信號(hào)的正確性，通過誤碼率測(cè)試驗(yàn)證了