低電壓邏輯單元的研究與設(shè)計(jì).pdf

1、如今移動(dòng)設(shè)備在通訊和多媒體領(lǐng)域越來(lái)越盛行，人們對(duì)設(shè)備的續(xù)航能力的要求與日俱增，但是由于電池技術(shù)的短板，電池儲(chǔ)能有限。在這種前提下，最有效的方法就是降低電路功耗，降低電壓時(shí)降低電路功耗最直接的方式。然而，電路在較低的電源電壓下更易受到噪聲的干擾，產(chǎn)生運(yùn)算錯(cuò)誤。此外，持續(xù)的降低電源電壓也會(huì)過度的犧牲電路的效能。近閾值電壓作為一個(gè)低功耗電路設(shè)計(jì)概念被提出，把電路操作電壓降低到晶體管的閾值電壓附近來(lái)得到最高的能量使用效率。
　　在這篇文章

2、中，我們基于共同決定和噪聲源隔離的設(shè)計(jì)思想，將其應(yīng)用到電路中。這種設(shè)計(jì)規(guī)則下，抗噪聲電路的設(shè)計(jì)成本較低，并且在處理多個(gè)噪聲源的時(shí)候有較好的表現(xiàn)。本文將32位超前進(jìn)位加法器作為測(cè)試電路，把這種設(shè)計(jì)規(guī)則應(yīng)用到電路設(shè)計(jì)中。在TSMC90nm工藝下，1.2V電源電壓下，這種設(shè)計(jì)能表現(xiàn)出較好的抗噪聲能力，電路輸出信號(hào)的信噪比均能在20dB附近。
　　在追求最高的能量使用效率時(shí)，將電路操作電壓降低到閾值電壓附近被證明是很有效的方法。在本文分析

3、了一個(gè)采用不同襯底偏壓方式的鏡像加法器，在進(jìn)位部分采用正向襯底偏壓，而在求和部分采用零襯底偏壓，使得電路同時(shí)具有了較高的運(yùn)算速度以及較低的漏電功耗，從而獲得了更高的能量使用效率。
　　此外，本文提出了一種具有很高能量使用效率的混合式NTV加法器，在加法器中加入了一個(gè)輸出反饋條件開關(guān)的電位保持器。此加法器結(jié)合了靜態(tài)邏輯電路較好的驅(qū)動(dòng)能力以及動(dòng)態(tài)邏輯電路較快的運(yùn)算速度。此外，這個(gè)以輸出結(jié)果作為決定開關(guān)條件的電位保持電路有效的削弱了電路