TIADC失配誤差數(shù)字后校準(zhǔn)算法研究及實(shí)現(xiàn).pdf

1、隨著科學(xué)技術(shù)的不斷進(jìn)步和信息化時(shí)代的到來(lái),人們對(duì)多媒體應(yīng)用的需求促使現(xiàn)代通信系統(tǒng)朝著高速率、低功耗、大容量的方向發(fā)展。高性能的現(xiàn)代通信系統(tǒng)進(jìn)而對(duì)模數(shù)轉(zhuǎn)化器(ADC)提出了嚴(yán)苛的要求:在硬件開(kāi)銷盡可能低的情況下,同時(shí)具備更高的采樣率和更高的采樣精度。作為一種能夠同時(shí)滿足高速度和高精度的ADC實(shí)現(xiàn)方案,時(shí)分交替ADC(Time-interleaved ADC,TIADC)在近年來(lái)得到了越來(lái)越廣泛的關(guān)注。
　　然而,TIADC由于模擬器

2、件的易變性導(dǎo)致其本身存在多種固有的失配誤差。這些失配誤差使TIADC的有效位數(shù)和信噪比大幅降低,從而嚴(yán)重制約其整體性能,因此TIADC失配誤差的校準(zhǔn)技術(shù)一直也是該領(lǐng)域的研究熱點(diǎn)之一。
　　論文首先介紹了TIADC系統(tǒng)的基本工作原理、多種失配誤差的產(chǎn)生機(jī)理,以及幾種重要的失配誤差(偏置失配誤差、增益失配誤差、時(shí)鐘失配誤差和帶寬失配誤差)對(duì)TIADC系統(tǒng)性能的交叉影響,并總結(jié)了已有的多種失配誤差校準(zhǔn)算法。
　　其次,在前期工作的

3、基礎(chǔ)上對(duì)TIADC多種失配誤差的綜合數(shù)字后校準(zhǔn)技術(shù)進(jìn)行了進(jìn)一步改進(jìn),改良出一種低硬件開(kāi)銷的校準(zhǔn)算法和一種高精度的校準(zhǔn)算法,以適用于不同場(chǎng)合。仿真結(jié)果表明低硬件開(kāi)銷算法中誤差估計(jì)模塊比高精度算法節(jié)省93％的加法器和90％的乘法器,誤差校準(zhǔn)模塊比高精度算法節(jié)省45％的加法器和47％的乘法器。而高精度算法由于對(duì)非線性帶寬失配誤差進(jìn)行了校準(zhǔn),系統(tǒng)SNR比低硬件開(kāi)銷算法提升了25.18dB,有效位數(shù)也提升了4.15bits。
　　最后,針對(duì)

4、實(shí)際工程項(xiàng)目需求,論文基于賽靈思XC6VSX475T型號(hào)的FPGA對(duì)上述低硬件開(kāi)銷校準(zhǔn)算法進(jìn)行了RTL級(jí)實(shí)現(xiàn),并采用快速卷積算法對(duì)電路中的關(guān)鍵模塊進(jìn)行了進(jìn)一步的硬件優(yōu)化。結(jié)果表明,校準(zhǔn)電路單通道能在300MHz時(shí)鐘下穩(wěn)定工作,單通道數(shù)據(jù)位寬12bits時(shí)四通道校準(zhǔn)電路總吞吐率可以達(dá)到14.4Gbps。為進(jìn)一步驗(yàn)證校準(zhǔn)電路的有效性,設(shè)計(jì)并搭建了4通道400MHz的TIADC采樣系統(tǒng),該系統(tǒng)產(chǎn)生的實(shí)測(cè)數(shù)據(jù)經(jīng)過(guò)校準(zhǔn)后SNR提高50dB以上,有