基于高速FIR的分時ADC時鐘失配誤差校準技術研究.pdf

1、高速高精度ADC一直是現代數字通信系統領域的研究熱點。作為連接模擬域與數字域的橋梁，ADC的性能不斷遇到挑戰(zhàn)，分時交替采樣技術能成倍的提升ADC采樣率，并且保持單片ADC的精度，在實現高速高精度ADC上有明顯的優(yōu)勢，但是受工藝的限制，各通道特性很難保持完全一致，導致時分交替采樣模擬數字轉換器（TIADC）的性能對失配噪聲非常敏感。隨著數字電路的集成度提高以及數字信號處理理論的發(fā)展，數字后校準技術成為提升TIADC系統性能的關鍵。

2、　　本文所設計的數字后校準系統原型需要工作在系統采樣頻率上，當TIADC系統采樣率更高或者并行度更高的情況下，對運算單元的處理速度要求也會越來越苛刻。高速濾波器的設計也成為解決硬件處理速度瓶頸的關鍵。本文設計的高速濾波器使整個系統工作在單通道采樣頻率上，從而大大降低了硬件處理速度的要求。并且隨著通道數擴展，還可以根據需求設計出相應并行度的濾波器。
　　本論文主要包括三個方面的工作：
　　首先，研究了分時交替ADC系統中時鐘失

3、配的盲自適應誤差估計和校準方法。建立了誤差失配模型，分析了誤差對動態(tài)性能參數的影響，并且研究了兩種不同結構的時鐘誤差校準系統以及基于信號相關特性的誤差估計系統。
　　其次，研究了基于快速卷積的高速FIR算法，分別闡述了傳統的并行濾波器，基于FFAS算法、基于ISCA算法以及基于二級并行結構的濾波器設計方法。在數字后校準系統設計中，可以根據并行度要求靈活嵌套使用這些算法，得到相應并行度的濾波器結構。本文以實際應用為例，分別設計了八并