基于分時(shí)交替的高速高精度ADC設(shè)計(jì)與硬件實(shí)現(xiàn).pdf

1、隨著無線通信、雷達(dá)、高級(jí)影像、儀器儀表、醫(yī)療儀器和消費(fèi)類電子等領(lǐng)域的迅猛發(fā)展，模數(shù)轉(zhuǎn)換器（ADC）作為其中的關(guān)鍵器件，對(duì)其要求越來越高，ADC正朝著高速、高精度、低功耗的方向發(fā)展。在目前的工藝條件下，單片ADC很難同時(shí)達(dá)到高速高精度的性能，分時(shí)交替ADC是提高模數(shù)轉(zhuǎn)換器轉(zhuǎn)換速率的一個(gè)途徑。然而，分時(shí)交替ADC存在通道間的偏置、增益、時(shí)鐘和帶寬等失配誤差，嚴(yán)重影響分時(shí)交替ADC的動(dòng)態(tài)性能參數(shù)，本文就是要研究分時(shí)交替ADC存在的失配誤差等問

2、題。
　　首先，查閱國內(nèi)外的相關(guān)研究文獻(xiàn)，研究高速 ADC的基本結(jié)構(gòu)及分時(shí)交替ADC的工作原理，針對(duì)分時(shí)交替 ADC失配誤差建模并進(jìn)行仿真分析，制定分時(shí)交替ADC的設(shè)計(jì)方案。
　　其次，設(shè)計(jì)分時(shí)交替ADC硬件平臺(tái)，重點(diǎn)設(shè)計(jì)模數(shù)轉(zhuǎn)換器、模擬前端、高精度多相時(shí)鐘、供電電源等電路，對(duì)其中部分電路進(jìn)行仿真分析，設(shè)計(jì)并實(shí)現(xiàn)四通道12bit400MSPS的分時(shí)交替ADC硬件平臺(tái)。
　　再次，研究分時(shí)交替ADC數(shù)字校準(zhǔn)技術(shù)，重點(diǎn)針對(duì)