高速時鐘信號抖動的ADC測量技術研究.pdf

1、隨著通信系統(tǒng)速率的不斷提高，時鐘的質量成為影響系統(tǒng)性能的關鍵因素。時鐘的短期不穩(wěn)定性(即抖動)直接影響高速電路和系統(tǒng)的最終指標。定時抖動在電氣系統(tǒng)中總是存在，人們也越來越關注定時抖動的特征。搞清抖動特征有助于識別抖動根源以便在重新系統(tǒng)設計中減少抖動的出現(xiàn)。為提高電路設計的水平，不可避免地要研究抖動，測試和評估時鐘的質量成為很多工程和研究部門必須的工作。一些研究時鐘抖動測量的人想到，可以利用對ADC輸出信號參數的分析反推采樣時鐘抖動。此處

2、，待測時鐘是ADC的采樣時鐘。已經有人提出利用ADC測量時鐘抖動的幾種方法，比如相干采樣法(包括簡單相干采樣法和復雜相干采樣法)和信噪比測量法。 本文基于簡單相干采樣法研究了ADC測量時鐘抖動的技術。主要的工作如下： (1)主要介紹了抖動的定義和分類，分析了串行通信系統(tǒng)中常見的三種抖動：定時抖動、周期抖動和周期間抖動；并分析了相位噪聲和定時抖動的關系。利用SIMULINK搭建了抖動發(fā)生器，并在FPGA中實現(xiàn)。 (

3、2)推導了簡單相干法測量時鐘抖動原理，并利用MATLAB模擬ADC測量抖動，進行了仿真驗證。 (3)在設計ADC硬件測試平臺時，難點是產生一個相位可調的高性能的正弦信號以及如何使信號相干。在本文中，設計了兩種方案產生正弦信號。一種是利用諧振產生正弦信號，另一種是采用DDS技術產生相位可調的正弦信號，并利用modelsim進行了仿真。為了驗證ADC測量結果，在實驗中，利用FPGA搭建了抖動發(fā)生器。用設計的兩種硬件平臺分別對抖動發(fā)生