基于概率電路的隨機物理源設計研究.pdf

1、隨機物理源產(chǎn)生的隨機序列在密碼算法秘鑰生成、電子簽名認證等安全應用場合具有廣泛的應用，是保證信息系統(tǒng)安全性的關鍵。隨著集成電路設計特征尺寸的不斷減小，SoC芯片集成度隨著摩爾定律的不斷提高，如何減小隨機物理源的面積以便于SoC芯片集成是隨機物理源設計需要考慮的問題。同時，我們需要更低功耗的隨機物理源設計來滿足著芯片設計低碳、低能耗的發(fā)展趨勢。目前的隨機物理源設計方法中，還沒有同時滿足低功耗同時設計面積較小的設計方法。
　　本文使用

2、概率電路單元設計隨機物理源，利用概率分布電流信號的迭代產(chǎn)生隨機振蕩輸出。由于利用了概率電路單元工作在亞閾值飽和區(qū)，工作電流小的特點，設計功耗極低。此外，由于概率電路單元設計結構簡單，僅由MOS管構成，無需額外無源元件，因此，設計面積很小。本文根據(jù)數(shù)字反向器及異或門的邏輯功能，設計相應的概率電路軟非門及軟異或門單元構建斐波那契反饋振蕩結構，同時，由于軟異或門的特殊迭代特性，設計了概率信號放大單元串接于軟異或門之后，來擾動概率分布信號遠離振