模擬電路網(wǎng)表級演化模型及演化平臺研究.pdf

1、模擬電路是所有與外部世界進(jìn)行交互的電子系統(tǒng)中不可缺少的模塊，模擬電路自動化設(shè)計有很大的經(jīng)濟(jì)和研究價值。把模仿自然進(jìn)化過程的演化算法應(yīng)用于模擬電路自動化設(shè)計是一種很有潛力的研究方法。本文中模擬電路演化設(shè)計方法研究主要包括兩方面內(nèi)容:模擬電路演化模型研究和模擬電路演化設(shè)計平臺研究。網(wǎng)表編碼方式根據(jù)電路仿真器的輸入文件格式對電路進(jìn)行編碼，這種編碼方式很直觀地對電路進(jìn)行描述且對電路的拓?fù)浣Y(jié)構(gòu)沒有限制，本文研究基于網(wǎng)表編碼方式的模擬電路演化模型。

2、網(wǎng)表編碼方式描述電路的方式與圖論中圖的描述方式很相似，因此可以采用圖論知識對電路的拓?fù)浣Y(jié)構(gòu)進(jìn)行描述，以提取能夠表述電路結(jié)構(gòu)的特征值，這些特征值能夠幫助我們對電路進(jìn)行更深入的研究。模擬電路演化設(shè)計在實(shí)際工程環(huán)境中的應(yīng)用實(shí)例很少，主要原因是研究中所用的元器件模型與工業(yè)級環(huán)境中所使用的器件模型有很大的差別，因此在主流的工業(yè)級電路設(shè)計軟件中研究模擬電路演化設(shè)計平臺很有必要，本文中研究基于Cadence DFⅡ的模擬電路演化設(shè)計平臺。
　　

3、本文主要的研究工作和進(jìn)展如下:
　　1.本文設(shè)計了一種連接網(wǎng)表級模擬電路演化模型，該模型采用連接點(diǎn)集合機(jī)制對電路進(jìn)行初始化并配合連接點(diǎn)檢查機(jī)制以盡可能地避免非法個體的產(chǎn)生，演化過程通過不同的變異算子實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，這種演化模型不僅適合含有兩端元器件的電路，還可以向含有多端口元器件的電路或者電路模塊進(jìn)行推廣。
　　2.網(wǎng)表級模擬電路演化模型激發(fā)我們用圖論知識對電路的拓?fù)浣Y(jié)構(gòu)進(jìn)行描述，選取四個圖論中的概念對電路結(jié)構(gòu)進(jìn)行描述以

4、提取電路的特征值。本文中采用分類算法把這些特征用于研究電路拓?fù)浣Y(jié)構(gòu)與容錯性能的關(guān)系。把Logistic回歸算法訓(xùn)練得到的分類超平面用于指導(dǎo)演化過程，提高了電路的容錯性能。這種基于機(jī)器學(xué)習(xí)方法的電路容錯設(shè)計方法是一種有價值的方法，值得對其進(jìn)行深入研究。
　　3.將Cadence DFⅡ環(huán)境中的SKILL語言和分析開發(fā)命令環(huán)境相結(jié)合(OCEAN)，成功搭建了模擬電路演化平臺。SKILL負(fù)責(zé)實(shí)現(xiàn)演化算法，OCEAN用來啟動仿真器，該平臺