CMOS全差分放大器的研究與設計.pdf

1、自從上個世紀五十年代集成電路出現(xiàn)以來，在過去的幾十年中集成電路都以驚人的速度不斷發(fā)展著，在理論基礎(chǔ)、電路結(jié)構(gòu)方面和制造工藝等方面發(fā)生非常巨大變化，如今集成電路已經(jīng)深入應用到各種電子產(chǎn)品之中。
　　目前，運算放大器的設計由最初的通用型轉(zhuǎn)向定制型，針對不同的使用環(huán)境，設計出具有相應特性的運算放大器。本論文首先對運算放大器的各項性能指標進行了分析，并對幾種經(jīng)典的運算放大器結(jié)構(gòu)進行了分析和比較。在傳統(tǒng)的運算放大器電路結(jié)構(gòu)的基礎(chǔ)上，研究并設

2、計了一種CMOS全差分運算放大器，提高了開環(huán)直流增益以及單位增益帶寬、壓擺率、等性能指標。
　　文中運算放大器的設計是在Cadence軟件環(huán)境下，基于CSMC0.5μm CMOS工藝使用Specture進行仿真的。該全差分運算放大器在3.3V電源電壓下，開環(huán)直流增益為99.47dB，單位增益帶寬為204.2MHz，相位裕度為68°，壓擺率為221V/μs，建立時間是1.03μs，共模抑制比為77.24dB，電源電壓抑制比為72.4