40納米工藝雙模轉(zhuǎn)置存儲器的設(shè)計.pdf

1、矩陣轉(zhuǎn)置運算廣泛應(yīng)用于科學(xué)計算領(lǐng)域，離散傅里葉變換等科學(xué)計算，圖像、視頻應(yīng)用中的滑窗類算法都需要使用大量的矩陣轉(zhuǎn)置操作。矩陣轉(zhuǎn)置操作效率在較大程度上決定了這些科學(xué)計算和圖形圖像應(yīng)用程序的性能。根據(jù) FT-XXX軍用高性能定點、浮點DSP芯片中DMA針對大量矩陣轉(zhuǎn)置操作的需求，需要設(shè)計能支持高效率轉(zhuǎn)置操作的存儲器。
　　本研究基于FT-XXX數(shù)字信號處理器的設(shè)計要求，完成了一款基于40納米CMOS工藝雙模轉(zhuǎn)置存儲器的設(shè)計與實現(xiàn)，主要

2、研究了以下幾個方面的內(nèi)容。首先，為了達(dá)到高性能、低功耗及較小面積的設(shè)計目標(biāo)，本文采用全定制的方法完成了基于40nm工藝、具有兩個端口（1讀/1寫）的16×16位雙模轉(zhuǎn)置存儲器的設(shè)計。版圖后模擬驗證表明，該款轉(zhuǎn)置存儲器功能正確，在典型工作條件下，工作頻率達(dá)到了1GHz，輸出延時為290ps，功耗為1.17mW，版圖面積為33×30μm2，達(dá)到了設(shè)計目標(biāo)。其次，在16×16位雙模轉(zhuǎn)置存儲器的基礎(chǔ)上完成了1024位雙模轉(zhuǎn)置存儲器的電路設(shè)計及物

3、理實現(xiàn)。采用層次化設(shè)計方法完成了1024位雙模轉(zhuǎn)置存儲器的電路設(shè)計，同時采用Formality等價性驗證工具將其與RTL級的源代碼進(jìn)行比較，驗證了功能的正確性。之后完成了1024位寬雙模轉(zhuǎn)置存儲器的手動布局與自動布線。測試結(jié)果表明：其絕對延時為0.293ns，面積為512×120μm2，達(dá)到了設(shè)計目標(biāo)。最后，設(shè)計并實現(xiàn)了高覆蓋率的雙模轉(zhuǎn)置存儲器的內(nèi)建自測試。本文通過深入研究雙模轉(zhuǎn)置存儲器的MBIST設(shè)計結(jié)構(gòu)、測試方法，編寫出了一套相應(yīng)的