FPGA功耗早期評估模型研究與實現(xiàn).pdf

1、現(xiàn)場可編程門陣列(FPGA)由于其設(shè)計成本低、可重復(fù)編程等優(yōu)點被廣泛應(yīng)用。隨著工藝進入納米尺寸，F(xiàn)PGA集成度越來越高，導(dǎo)致設(shè)計的功耗問題更加突出。商用FPGA功耗評估工具包括Xpower和EPE，其中Xpower在布局布線后進行功耗評估，結(jié)果精確;EPE在設(shè)計早期評估功耗，精度不高。其他的功耗評估研究工作在設(shè)計不同層次進行，也存在精度不高的問題。
　　本文對FPGA功耗早期評估進行了建模與實現(xiàn)。在介紹了FPGA架構(gòu)和功耗來源的基

2、礎(chǔ)上，考慮到商用FPGA電路結(jié)構(gòu)的復(fù)雜性，在電路綜合完成后對FPGA功耗進行評估，將FPGA功耗分為可編程邏輯資源和時鐘/互連資源功耗，并分別對兩部分功耗進行建模。對于可編程邏輯資源，建立了基于開關(guān)活動性和資源使用數(shù)的動態(tài)宏單元功耗模型。其中設(shè)計了基于ARMA信號的隨機激勵產(chǎn)生器，并使用基于概率傳遞的方法評估電路開關(guān)活動性，通過編寫perl腳本解析網(wǎng)表獲取資源使用數(shù)。對于時鐘/互連部分，在分析單條互連功耗隨模塊間距離線性增加的基礎(chǔ)上，建

3、立了基于面積估算的開關(guān)級功耗模型。其中為了抽取不同類型互連的等效電容，采用一種基于差值和非線性擬合的方法。此外，為了驗證功耗模型的正確性，搭建了仿真驗證平臺，對Virtex-6 XC6VLX760芯片進行功耗評估。該平臺讀入綜合后的網(wǎng)表文件和激勵信號，計算電路節(jié)點開關(guān)活動性和資源使用數(shù)。對MCNC的20個基準(zhǔn)電路分別采用本文模型與Xpower軟件的結(jié)果進行對比，表明上述模型的最小誤差為3.62％，最大誤差為45.3％，平均誤差為22.8