基于移動運算設(shè)備高速PCB的電源完整性設(shè)計及分析.pdf_第1頁
已閱讀1頁,還剩68頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著集成電路設(shè)計技術(shù)與加工工藝的進步以及人們對高性能電子設(shè)備的需求,電路系統(tǒng)設(shè)計正朝著高速度、大電流、低電壓、低功耗的方向發(fā)展。尤其是在移動運算設(shè)備中,產(chǎn)品更快、更輕、更薄、更小的用戶需求,為系統(tǒng)電源設(shè)計帶來更大的挑戰(zhàn)。設(shè)計裕量的不斷減小與設(shè)計環(huán)境的持續(xù)惡劣,使得高速系統(tǒng)的PCB電源分配網(wǎng)絡(luò)的設(shè)計面臨很多困難。
  電源完整性(Power Integrity,PI)是指系統(tǒng)穩(wěn)壓電源在經(jīng)過電源傳輸系統(tǒng)后在指定器件端口相對該器件對工作

2、電源要求的符合程度。電源分配網(wǎng)絡(luò)是高速數(shù)字電路系統(tǒng)設(shè)計的基礎(chǔ),直接影響系統(tǒng)的信號完整性(Signal Integrity,SI)和電磁干擾(Electro Magnetic Interence,EMI)等問題。
  電源分配網(wǎng)絡(luò)(Power Delivery Network,PDN)包括電壓調(diào)整模塊(VoltageRegulator Module,VRM)、PCB電源地平面、板級退耦電容、封裝分配網(wǎng)絡(luò)和片上電容。電源分配網(wǎng)絡(luò)設(shè)計與

3、電源完整性分析是高速電路系統(tǒng)中技術(shù)最復雜、最不成熟、意見最不統(tǒng)一的地方。隨著電源系統(tǒng)設(shè)計要求的不斷提高,傳統(tǒng)的依靠工程師經(jīng)驗設(shè)計電路已遠遠不夠,經(jīng)典的目標阻抗的定義在高頻部分也不再符合實際。在工程應(yīng)用領(lǐng)域,電源系統(tǒng)設(shè)計面臨很多難題。
  本文在傳統(tǒng)的目標阻抗的設(shè)計基礎(chǔ)上,結(jié)合當前的工程實際問題和傳統(tǒng)設(shè)計經(jīng)驗,采用DC+AC的設(shè)計思路,利用仿真軟件,以CPU電源為例,給出了一套設(shè)計移動運算設(shè)備高速PCB電源的流程。即提取電源電壓電流

4、指標、分解為DC和AC目標阻抗、電源PCB設(shè)計、仿真實際設(shè)計結(jié)果,并采用迭代的方法,根據(jù)每次的仿真結(jié)果不斷修改PCB,直至逼近以至滿足目標阻抗。最后對仿真結(jié)果進行了測試驗證,結(jié)果顯示符合產(chǎn)品設(shè)計要求。
  根據(jù)目標阻抗的設(shè)計要求,CPU電源的DC阻抗要小于2mΩ,AC阻抗要在25MHz以下的頻段內(nèi)小于16 mΩ,仿真結(jié)果均滿足設(shè)計要求。最后測試驗證的結(jié)果表明,DC阻抗的測試結(jié)果與仿真結(jié)果誤差在3.5%以內(nèi),AC阻抗的測試結(jié)果與仿真

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論