高速PCB設(shè)計中的信號完整性分析研究.pdf

1、隨著人們對電子產(chǎn)品更高性能的追求,半導(dǎo)體技術(shù)不斷的發(fā)展,信號工作頻率不斷提高,信號的上升或下降時間也因此不斷的縮短,造成了傳輸線上信號的反射、串?dāng)_等信號完整性問題。這些問題,嚴(yán)重影響了電路運行的穩(wěn)定,給硬件工程師造成了極大的困擾。傳統(tǒng)的“設(shè)計-制版-驗證分析-修改”的設(shè)計方法已經(jīng)逐漸不能滿足越來越復(fù)雜的設(shè)計需求,而越來越快的產(chǎn)品更新周期以及成本控制要求,更是對我們的硬件設(shè)計師提出了較高的要求。我們在進(jìn)行PCB(Printed Circu

2、it Board,即印制板)設(shè)計時,不得不考慮信號如何才能在印制板的印制線上更好的傳輸而不發(fā)生畸變。因而,我們需要在設(shè)計之初就考慮信號的完整性問題對電路帶來的影響,并采取適當(dāng)?shù)拇胧?消除這一影響。
　　本文主要針對上述問題,研究了信號完整性問題的常見現(xiàn)象,分析這些現(xiàn)象形成的原因,并給出解決問題的方法。分析了印制板的基本構(gòu)成,總結(jié)歸納了如何才能更好的對印制線阻抗進(jìn)行控制,并重點對過孔進(jìn)行了探討。介紹了IBIS模型的發(fā)展、結(jié)構(gòu)等,介紹

3、了仿真工具Cadence的基本情況。結(jié)合實際項目,探索仿真技術(shù)在PCB設(shè)計中的應(yīng)用,完成了反射和串?dāng)_的仿真,并根據(jù)仿真結(jié)果完成了PCB的設(shè)計。最后對實物信號進(jìn)行了測量。本文的主要內(nèi)容為:
　　1.首先介紹了傳輸線理論的基本知識
　　2.引入信號完整性問題。著重對傳輸線上信號的反射和串?dāng)_進(jìn)行研究,分析不同終端匹配對信號反射的抑制作用;分析攻擊信號線對鄰近信號線的影響,得出如何才能減小傳輸線之間信號的相互串?dāng)_。針對常見的軌道塌陷

4、問題,討論了其產(chǎn)生的原因,分析討論了解決軌道塌陷的常用手段——去耦電容。探討了PCB設(shè)計中的EMI問題。
　　3.介紹了印制板的基本構(gòu)成,以及印制板電路的阻抗控制。專門對印制板的過孔進(jìn)行了分析討論?？偨Y(jié)了PCB信號完整性設(shè)計應(yīng)遵循的規(guī)則。
　　4.目前,IBIS(I/O BufferInformation Specification)模型越來越被各器件廠商所樂意接受,大多數(shù)廠商都提供了器件的IBIS模型。本文剖析了IBIS模