版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著數(shù)字電路和微電子技術(shù)的發(fā)展,信號(hào)發(fā)生器在雷達(dá)、通信、導(dǎo)航、電子對(duì)抗和儀器儀表等領(lǐng)域的應(yīng)用十分廣泛。人們實(shí)際應(yīng)用中在分辨率、頻譜純度、頻率范圍等方面對(duì)信號(hào)發(fā)生器的要求越來(lái)越高,基于直接數(shù)字頻率合成(Direct Digital Synthesis,簡(jiǎn)稱DDS)的高精度信號(hào)發(fā)生器解決了以往采用的頻率合成方法設(shè)計(jì)的信號(hào)發(fā)生器在技術(shù)上存在諸多問(wèn)題,因此被很多人稱為電子系統(tǒng)的“心臟”。
本文采用EDA(Electronic Desi
2、gn Automation)技術(shù)設(shè)計(jì)了DDS信號(hào)發(fā)生器。首先概述了DDS技術(shù)發(fā)展現(xiàn)狀和工作原理,坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(coordinate rotation digitalcomputer,CORDIC)算法的原理和結(jié)構(gòu),以及鎖相放大器和數(shù)字積分電路的原理。然后著重介紹了DDS的設(shè)計(jì),根據(jù)上述相關(guān)理論,本論文使用CORDIC算法代替?zhèn)鹘y(tǒng)的ROM查找表結(jié)構(gòu),并使用鎖相放大器進(jìn)行信號(hào)幅度檢測(cè),將CORDIC模塊產(chǎn)生的正余弦波轉(zhuǎn)化為方波和三角波
3、,并從節(jié)省硬件資源的角度對(duì)鎖相放大器進(jìn)行了改進(jìn)。
系統(tǒng)設(shè)計(jì)的硬件平臺(tái)采用的是Altera公司FPGA開發(fā)板DE2-115。首先在Matlab/Simulink中完成模型搭建,進(jìn)行仿真驗(yàn)證。在QuartusⅡ軟件中使用的VerilogHDL語(yǔ)言進(jìn)行DDS的設(shè)計(jì)和仿真,最終在QuartusⅡ環(huán)境中生成符號(hào)文件,從而實(shí)現(xiàn)設(shè)計(jì)模塊在FPGA上的實(shí)體化。最后,利用Modelsim工具仿真驗(yàn)證了DDS的系統(tǒng)功能,并且對(duì)比了改進(jìn)前后兩種方法
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于CORDIC算法的DDS技術(shù)研究與實(shí)現(xiàn).pdf
- 基于FPGA的CORDIC算法研究與實(shí)現(xiàn).pdf
- 基于CORDIC算法的高速DDS的ASIC設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于CORDIC算法的正切余切函數(shù)的設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于CORDIC算法的線性調(diào)頻信號(hào)的FPGA實(shí)現(xiàn).pdf
- CORDIC算法在DDS中的應(yīng)用.pdf
- 基于改進(jìn)CORDIC算法的DDS信號(hào)發(fā)生器設(shè)計(jì).pdf
- 基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA與流水線CORDIC算法的FFT處理器的實(shí)現(xiàn).pdf
- 基于FPGA的DDS設(shè)計(jì)與實(shí)現(xiàn).pdf
- 針對(duì)正弦余弦計(jì)算的CORDIC算法優(yōu)化及其FPGA實(shí)現(xiàn).pdf
- 數(shù)字信號(hào) 外文翻譯 -- 基于fpga的cordic算法綜述
- 基于FPGA的DDS設(shè)計(jì).pdf
- 基于fpga的dds設(shè)計(jì)
- 基于FPGA的DDS信號(hào)發(fā)生器的實(shí)現(xiàn).pdf
- 基于CORDIC算法的高性能FFT設(shè)計(jì)與實(shí)現(xiàn).pdf
- CORDIC算法的優(yōu)化研究及其硬件實(shí)現(xiàn).pdf
- 基于分段多項(xiàng)式逼近的DDS設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的低相噪DDS的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于CORDIC算法高精度浮點(diǎn)超越函數(shù)的硬件實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論