基于TDC技術(shù)的TDI型CIS中列級(jí)ADC的研究與設(shè)計(jì).pdf

1、時(shí)間延時(shí)積分（TDI）型CMOS圖像傳感器是一種特殊的線陣圖像傳感器，在高速掃描狀態(tài)下可獲得比傳統(tǒng)線陣圖像傳感器更高的信噪比和靈敏度，在空間成像、醫(yī)學(xué)成像和工業(yè)監(jiān)測(cè)等領(lǐng)域具有極其重要的應(yīng)用價(jià)值。ADC作為TDI型CMOS圖像傳感器中模數(shù)轉(zhuǎn)換的橋梁，其設(shè)計(jì)要滿足CMOS圖像傳感器大像素陣列以及快速成像的發(fā)展趨勢(shì)。目前應(yīng)用在 CMOS圖像傳感器中的 ADC有三種類型：像素級(jí)ADC、芯片級(jí)ADC和列級(jí)ADC。其中列級(jí)ADC對(duì)轉(zhuǎn)換速度、芯片面積

2、以及功率損耗進(jìn)行了良好的折衷，更適合應(yīng)用于高分辨率高幀頻的CMOS圖像傳感器中。所以本文對(duì)用于TDI型CMOS圖像傳感器的列級(jí)ADC進(jìn)行了研究與設(shè)計(jì)。
　　首先，本文通過(guò)對(duì)比CMOS圖像傳感器中幾種常用的列級(jí)ADC結(jié)構(gòu)，創(chuàng)新性地提出了一種基于兩步TDC技術(shù)實(shí)現(xiàn)的10-bit單斜ADC，其轉(zhuǎn)換過(guò)程被分為ATC和TDC兩部分。在ATC中，斜坡發(fā)生器采用電流源對(duì)電容放電的結(jié)構(gòu)實(shí)現(xiàn)以保證斜坡的時(shí)間精度，比較器則通過(guò)三級(jí)級(jí)聯(lián)實(shí)現(xiàn)以消除失調(diào)帶

3、來(lái)的影響。在TDC中，本文采用兩步量化法實(shí)現(xiàn)，其中通過(guò)門控環(huán)形振蕩器和計(jì)數(shù)器實(shí)現(xiàn)6-bit的粗量化以節(jié)省面積，通過(guò)游標(biāo)卡尺延遲線實(shí)現(xiàn)4-bit的細(xì)量化以保證較高的精度和速度。其次，為了消除兩步TDC中由于粗細(xì)量化的延遲時(shí)間不匹配所造成的誤差影響，本文還特別地提出了一種矯正電路，其克服了傳統(tǒng)方法中通過(guò)加倍細(xì)量化面積或者細(xì)量化時(shí)間來(lái)實(shí)現(xiàn)矯正的不足，以更簡(jiǎn)單的電路結(jié)構(gòu)完成了對(duì)粗細(xì)量化間傳輸延時(shí)誤差的矯正。隨后，對(duì)系統(tǒng)中各個(gè)模塊提出了具體的設(shè)計(jì)

4、方法，主要包括斜坡信號(hào)發(fā)生器、比較器、門控環(huán)形振蕩器、游標(biāo)卡尺延遲線及外圍電路等部分。最后進(jìn)行了版圖設(shè)計(jì)并仿真驗(yàn)證。
　　設(shè)計(jì)采用0.18μm CMOS工藝，電路中的模擬部分和數(shù)字部分分別由3.3V和1.8V電壓供電，每列功耗為232μW。通過(guò)后仿表明，在2MS/s的轉(zhuǎn)換速率下，ADC校正前的SNDR和SFDR被限制在了41.52dB和67.64dB，而經(jīng)過(guò)校正后，其SNDR和SFDR被提升到了60.89dB和79.98dB，有效