深亞微米超大規(guī)模FPGA芯片全定制版圖設(shè)計(jì)研究.pdf

1、本論文以成都華微電子科技有限公司自主研發(fā)的高密度 FPGA芯片——HWDXXX為基礎(chǔ)，對(duì)深亞微米（DSM）工藝條件下的超大規(guī)模（VLSI）FPGA芯片的全定制版圖設(shè)計(jì)進(jìn)行了分析與研究。
　　版圖設(shè)計(jì)在集成電路設(shè)計(jì)過(guò)程中處于極其重要的地位。版圖設(shè)計(jì)是將符號(hào)化的電路設(shè)計(jì)轉(zhuǎn)化為立體的物理芯片的橋梁。集成電路工藝的發(fā)展帶動(dòng)了現(xiàn)代集成電路技術(shù)的飛速進(jìn)步，但同時(shí)也給集成電路的設(shè)計(jì)與制造提出了更高的要求，集成電路設(shè)計(jì)師們也面臨更高的挑戰(zhàn)。選用的

2、材料、工藝加工的技術(shù)以及器件類(lèi)型的選用都會(huì)對(duì)芯片性能產(chǎn)生影響。當(dāng)工藝特征尺寸進(jìn)入到深亞微米級(jí)別以后，這些因素對(duì)芯片性能的影響程度越來(lái)越明顯，甚至能夠直接導(dǎo)致芯片性能的不穩(wěn)定或者器件失效等后果。為了提高芯片性能、增強(qiáng)產(chǎn)品的可靠性，對(duì)深亞微米工藝下版圖設(shè)計(jì)的研究是非常必要的。
　　FPGA芯片具有規(guī)模大、模塊重復(fù)性高的特點(diǎn)。針對(duì)這些特點(diǎn)，為了有效控制芯片面積，得到更快速度和更低功耗的芯片，一般選用效率較低但靈活性更高的全定制設(shè)計(jì)方法，

3、通過(guò)人工干預(yù)的方式來(lái)達(dá)到預(yù)期的設(shè)計(jì)目標(biāo)。這與一般的采用半定制方法設(shè)計(jì)的普通芯片的版圖設(shè)計(jì)方法有很大的區(qū)別。
　　在集成電路設(shè)計(jì)進(jìn)入到深亞微米階段以后，原來(lái)在芯片設(shè)計(jì)中微不足道的效應(yīng)現(xiàn)在就有可能成為影響芯片性能、決定設(shè)計(jì)成敗的關(guān)鍵因素。論文通過(guò)對(duì)一款超大規(guī)模高密度 FPGA芯片版圖設(shè)計(jì)的詳細(xì)介紹，從器件匹配、寄生效應(yīng)、天線(xiàn)效應(yīng)、閂鎖效應(yīng)、芯片的ESD保護(hù)以及襯底串?dāng)_噪聲等方面討論研究了各種效應(yīng)的產(chǎn)生機(jī)理以及它們對(duì)芯片可能造成的影響。