納米級MOSFET應力與性能分析.pdf

1、隨著CMOS器件尺寸進入納米級，傳統(tǒng)器件所用的材料已經(jīng)接近它們的物理極限和工藝極限，所以探索新型器件材料、研究新型器件結構已經(jīng)成為提高集成電路性能的必然選擇。應變硅(Strained Si)技術就是在這種環(huán)境下產(chǎn)生的新技術，它可以有效提高載流子的遷移率，從而提高器件的性能。應力是增強載流子遷移率的關鍵因素，本文重點研究分析了應變器件溝道內應力及電學性能。
　　 首先，本文采用有限元仿真軟件ANSYS對SiGe源漏的PMOS和Si

2、C源漏的NMOS溝道內應力進行分析，并對影響器件溝道應力分布的因素做進一步研究。結果表明，可以通過調節(jié)器件的結構參數(shù)來控制應變硅器件溝道內應力的分布，同時，PMOS和NMOS的應力大小和性能受到溝道長度、材料的摩爾組分、源漏結深等參數(shù)的調制。其次，本文還利用Sentaurus軟件對SiGe源漏的PMOS和淀積SiN薄膜的NMOS的應力分布和電學性能做了詳細的研究，應力分布和有限元仿真軟件所得結果基本吻合。對器件電學性能研究表明，高應力的