小時(shí)延測(cè)試向量產(chǎn)生與關(guān)鍵通路選擇方法研究.pdf

1、隨著集成電路工藝尺寸的不斷加深，電源噪聲、工藝偏差、串?dāng)_效應(yīng)以及金屬互連線之間的阻性開(kāi)路與短路都會(huì)嚴(yán)重影響電路中通路的傳播時(shí)延，我們稱其為時(shí)延偏差。時(shí)延偏差的存在不但會(huì)影響芯片的性能，還會(huì)影響芯片可靠性以及使用壽命。在時(shí)延偏差中，金屬互連線之間的阻性開(kāi)路與短路，即小時(shí)延缺陷表現(xiàn)的尤為明顯，本文針對(duì)小時(shí)延缺陷的檢測(cè)問(wèn)題提出了相關(guān)方法，其主要工作與創(chuàng)新有:
　　 一、在超速測(cè)試中，采用不同敏化方法進(jìn)行檢測(cè)來(lái)提高小時(shí)延缺陷的覆蓋率。面

2、向小時(shí)延缺陷(small delay detect，SDDs)的測(cè)試產(chǎn)生方法不僅要求測(cè)試產(chǎn)生算法復(fù)雜度低，還要盡可能的檢測(cè)到小時(shí)延缺陷。超速測(cè)試避免了因測(cè)試最長(zhǎng)敏化通路而帶來(lái)的測(cè)試效率過(guò)低的問(wèn)題，而且它要求測(cè)試向量按敏化通路時(shí)延進(jìn)行分組，對(duì)每組分配一個(gè)合適的超速測(cè)試頻率，再采用一種可快速、準(zhǔn)確選擇特定長(zhǎng)度的路徑選擇方法，能有效的提高測(cè)試質(zhì)量。同時(shí)，本文提出了通過(guò)優(yōu)先選用單通路敏化標(biāo)準(zhǔn)對(duì)短通路進(jìn)行檢測(cè)，對(duì)關(guān)鍵通路有選擇的進(jìn)行非強(qiáng)健測(cè)試。通

3、過(guò)對(duì)基準(zhǔn)電路進(jìn)行實(shí)驗(yàn)表明，相對(duì)采用單一的敏化方法，能以很小的時(shí)間代價(jià)提高含有小時(shí)延缺陷結(jié)點(diǎn)的跳變時(shí)延故障覆蓋率(TDF)。
　　 二、在已知定時(shí)的測(cè)試產(chǎn)生方法中，在考慮了時(shí)延偏差的影響下，提出了一種基于統(tǒng)計(jì)定時(shí)模型的關(guān)鍵路徑查找方法，提高了關(guān)鍵路徑查找效率。已知定時(shí)的測(cè)試產(chǎn)生方法需要尋找電路中的最長(zhǎng)通路（關(guān)鍵通路）來(lái)進(jìn)行小時(shí)延測(cè)試，現(xiàn)有的關(guān)鍵通路查找大多基于靜態(tài)定時(shí)分析，假定電路中邏輯門(mén)時(shí)延為一個(gè)恒定值，而事實(shí)上，電路中的邏輯門(mén)