版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng),要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng),對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要,而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù),具有表述范圍寬,有效精度高等優(yōu)點(diǎn),在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)算和信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用。對(duì)浮點(diǎn)運(yùn)算的要求主要體現(xiàn)在兩個(gè)方面:一是速度,即如何快速有效的完成浮點(diǎn)運(yùn)算;二是精度,即浮點(diǎn)運(yùn)算能夠提供多少位的有效數(shù)字。 計(jì)算機(jī)性價(jià)比的提高以及可編程邏輯器
2、件的出現(xiàn),對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了變革。FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)讓設(shè)計(jì)師通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)的功能,將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。FPGA可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能,適用于高速、高密度,如運(yùn)算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)領(lǐng)域。 鑒于FPGA技術(shù)的特點(diǎn)和浮點(diǎn)運(yùn)算的廣泛應(yīng)用
3、,本文基于FPGA將浮點(diǎn)運(yùn)算結(jié)合實(shí)際應(yīng)用設(shè)計(jì)一個(gè)觸摸式浮點(diǎn)計(jì)算器,主要目的是通過(guò)VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開(kāi)方等基本運(yùn)算功能。 (1)給出系統(tǒng)的整體框架設(shè)計(jì)和各模塊的實(shí)現(xiàn),包括芯片的選擇、各模塊之間的時(shí)序以及控制、每個(gè)運(yùn)算模塊詳細(xì)的工作原理和算法設(shè)計(jì)流程; (2)通過(guò)VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開(kāi)方等基本運(yùn)算功能; (3)在Xilinx ISE環(huán)境下,對(duì)系統(tǒng)的主要模塊進(jìn)行開(kāi)發(fā)設(shè)計(jì)及功
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于fpga的浮點(diǎn)運(yùn)算器設(shè)計(jì)
- 基于FPGA的浮點(diǎn)運(yùn)算器設(shè)計(jì).pdf
- 基于FPGA浮點(diǎn)運(yùn)算器的研究.pdf
- 基于FPGA浮點(diǎn)運(yùn)算器的設(shè)計(jì)及其在雷達(dá)中的應(yīng)用.pdf
- 高精度浮點(diǎn)運(yùn)算器算法研究及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的單雙精度浮點(diǎn)運(yùn)算器研究與實(shí)現(xiàn).pdf
- 基于參數(shù)化IP核的浮點(diǎn)運(yùn)算器設(shè)計(jì).pdf
- 用FPGA實(shí)現(xiàn)帶硬件浮點(diǎn)運(yùn)算器的8051的研究.pdf
- 基于FPGA的RSA模冪運(yùn)算器設(shè)計(jì).pdf
- 數(shù)字邏輯課程設(shè)計(jì)---基于fpga的簡(jiǎn)單運(yùn)算器
- 基于FPGA的橢圓曲線點(diǎn)乘運(yùn)算器設(shè)計(jì)研究.pdf
- 補(bǔ)碼一位乘法浮點(diǎn)運(yùn)算器--課程設(shè)計(jì)報(bào)告
- 運(yùn)算器的設(shè)計(jì)
- 基于FPGA的雙精度浮點(diǎn)矩陣運(yùn)算單元設(shè)計(jì).pdf
- 基于FPGA的浮點(diǎn)運(yùn)算加速方法的研究.pdf
- 基于cpld的64位乘法運(yùn)算器的設(shè)計(jì)
- [教育]運(yùn)算方法與運(yùn)算器
- 初等函數(shù)運(yùn)算器的設(shè)計(jì)研究.pdf
- 浮點(diǎn)運(yùn)算加速器的設(shè)計(jì)研究.pdf
- RSA模冪運(yùn)算器的優(yōu)化設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論