VLIW處理器片上層次化數(shù)據(jù)存儲機制的研究與設(shè)計.pdf

1、隨著 VLSI技術(shù)的發(fā)展和數(shù)字信號處理需求的增長，大規(guī)模數(shù)據(jù)處理已成為未來處理器的發(fā)展趨勢。為了滿足這類應(yīng)用對處理器計算性能不斷提升的需求，一些新型的體系結(jié)構(gòu)逐漸被提出，本課題所屬的項目——高性能數(shù)字信號處理器就是其中的一種。
　　本項目的處理器采用了分簇式的運算陣列，每個運算簇內(nèi)有多個基本運算模塊，采用VLIW的形式進行控制，簇間通過SIMD或獨立工作的方式實現(xiàn)數(shù)據(jù)級的并行，通過處理器內(nèi)大量的運算單元實現(xiàn)高性能的計算能力，但同時

2、片上存儲系統(tǒng)帶寬的不匹配成為了高性能處理器的很大瓶頸。所以本課題采用了分布式的片上存儲系統(tǒng)，通過將整個片上存儲系統(tǒng)分塊并交錯映射，實現(xiàn)了對數(shù)據(jù)級并行處理的支持，能擁有較大的訪存帶寬。
　　本課題借鑒了常用片上通信機制，提出在各存儲體內(nèi)部增加簇內(nèi)外訪存站，通過簇間請求、數(shù)據(jù)通信總線，實現(xiàn)不同存儲體間的數(shù)據(jù)互相訪問。本設(shè)計在支持各運算簇并行獨立訪問的同時，可以實現(xiàn)對其他簇存儲空間的訪問，實現(xiàn)各簇任務(wù)級并行時的數(shù)據(jù)存取。
　　最后