Garfield片上總線仲裁器的評估和設計優(yōu)化.pdf

1、現代實時應用系統(tǒng)(如SOC片上系統(tǒng))集成了越來越多的共享總線的設備，從而導致總線的競爭加劇。合適的仲裁調度算法可以根據系統(tǒng)實時性的需要對系統(tǒng)資源進行合理的分配，使系統(tǒng)性能達到最佳效果。 業(yè)界對仲裁算法的研究一直是方興未艾，目前主流的仲裁算法有靜態(tài)優(yōu)先級仲裁機制(StaticPriorityProtocol)、分時復用仲裁機制(Time-DivisionMultiplexed)、優(yōu)先級輪詢仲裁機制(Round-RobinProto

2、col)和混合仲裁機制(MixedProtocol)等。仲裁電路的實現方式也呈現多樣性，包括分布式仲裁和集中式仲裁電路等。本文以一款嵌入式處理器芯片Garfield為對象，研究適合于片上總線結構的仲裁算法，構建仿真評估平臺，確定總線的關鍵性能指標，分析其仲裁算法的不足。本文在此基礎上設計實現了可編程、輪轉優(yōu)先級、混合優(yōu)先級、彩票靜態(tài)仲裁四種設計改進方案，驗證改進的設計方案，定量分析比較主設備的總線占有率、平均等待響應時間等總線性能指標，

3、得出結論：混合優(yōu)先級仲裁機制較單一的固定優(yōu)先級與輪轉優(yōu)先級仲裁機制在體現公平性與優(yōu)先性上更有效，彩票仲裁算法則能有效地保證總線帶寬的分配的結論，對其他嵌入式系統(tǒng)總線的仲裁設計與改進提供了很好的參考。為考察仲裁機制對總線緩沖容限的影響，根據總線行為的特點，對該芯片的主設備進行了必要的系統(tǒng)抽象，實現了通用的基本功能模型，以LCDC的緩沖容量為對象，進行了相應的實驗評估。 為加速總線評估的效率，本文基于MATLAB建立了高層次的總線仲