版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、CORDIC算法采用角度旋轉(zhuǎn)逐次逼近的方法,將函數(shù)的運算用三種模型(圓周模型、線性模型、雙曲線模型)來實現(xiàn),并把三種模型統(tǒng)一到一種形式中,最終把復(fù)雜的運算轉(zhuǎn)換成簡單的移位和加法操作,從而適合硬件實現(xiàn),克服了其他方法不能兼顧速度、精度、簡單性和高效的缺陷,因此,得到了廣泛的應(yīng)用。目前CORDIC算法被應(yīng)用在數(shù)字信號處理、移動通信、圖像處理、天氣預(yù)報等各個領(lǐng)域,然而隨著其應(yīng)用范圍的擴大,對算法的速度和精度也提出了更高的要求。如何在保證精度的
2、前提下,提高速度,降低面積和功耗成為研究這一算法的關(guān)鍵。
本文針對以上需求對CORDIC算法性能進行了優(yōu)化。整體上運用迭代法和查表法相結(jié)合的方式完成函數(shù)的實現(xiàn),具體設(shè)計上,由于乘法的數(shù)量較少,并且,一般綜合庫都可以生成性能很好的乘法器,所以乘法采用庫自動生成的乘法器。相比較而言,加法器的運用較多,在加法器的選擇過程中,對行波進位加法器,超前進位加法器,Brent-kung加法器,Kogge-stone加法器,Ladner-
3、fischer加法器五種加法器性能進行了比較,最終選用32位的超前進位加法器,利用華虹基于TSMC-0.13mm工藝庫,綜合出來的面積是5168.26mm2,平均功耗是313.608mW,延時是6.02ns。最后在以上基礎(chǔ)上實現(xiàn)了全流水、部分流水和不流水三種結(jié)構(gòu),并利用TSMC-0.13mm工藝庫進行了綜合,發(fā)現(xiàn)采用的流水級數(shù)越高,面積越大,但計算速度越快,吞吐率越高。
本論首先采用IEEE754標(biāo)準(zhǔn),用Verilog H
4、DL(Hardware Design Language,硬件描述編程語言)對基于浮點數(shù)的CORDIC算法進行RTL級語言描述,接著運用Debussy對數(shù)據(jù)流和內(nèi)部結(jié)構(gòu)進行分析,并運用Modelsim仿真波形,實現(xiàn)了32位單精度浮點數(shù)的函數(shù)運算。然后,用matlab仿真進行驗證,并跟Modelsim仿真的數(shù)據(jù)結(jié)果進行比較,證明了設(shè)計的算法達到了預(yù)期的精度(2-23)要求。最后,用綜合工具進行了綜合,實現(xiàn)了高性能的CORDIC算法。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 浮點數(shù)加法器的設(shè)計
- 冗余浮點數(shù)系統(tǒng)設(shè)計和研究.pdf
- 有關(guān)浮點數(shù)在內(nèi)存中的存儲
- 密碼安全的偽隨機浮點數(shù)發(fā)生方法研究.pdf
- SAR圖像浮點數(shù)據(jù)壓縮研究.pdf
- 基于FPGA的32位浮點數(shù)據(jù)FFT及IFFT的設(shè)計與實現(xiàn).pdf
- 32位單精度浮點數(shù)的ieee表示法
- 結(jié)合律對浮點數(shù)加法精確度影響的研究.pdf
- 一類范圍約束的浮點數(shù)靜態(tài)分析方法.pdf
- 浮點數(shù)系統(tǒng)與對數(shù)數(shù)值系統(tǒng)處理器的比較研究.pdf
- 基于浮點數(shù)字信號處理器的線路保護測控裝置的研究.pdf
- 基于CORDIC算法高精度浮點超越函數(shù)的硬件實現(xiàn).pdf
- 專升本(計算機專業(yè)課件)計組課件浮點數(shù)的運算
- 基于FPGA的CORDIC算法研究與實現(xiàn).pdf
- 基于CORDIC算法的高性能FFT設(shè)計與實現(xiàn).pdf
- 用四個字節(jié)十六進制數(shù)表示單精度浮點數(shù).docx
- 基于CORDIC算法的高速DDS的ASIC設(shè)計與實現(xiàn).pdf
- 基于CORDIC算法的DDS技術(shù)研究與實現(xiàn).pdf
- 基于浮點DSP的FFT算法的研究與應(yīng)用.pdf
- 基于cordic算法的ofdm系統(tǒng)的設(shè)計與實現(xiàn)畢業(yè)論文
評論
0/150
提交評論