版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著現(xiàn)代科學技術(shù)的發(fā)展,社會對集成電路的需求量越來越大,從宇航飛船、汽車再到手機??梢哉f人們的生活越來越離不開這些半導體產(chǎn)品。也正是這些原因,人們對芯片的性能和種類有了越來越高的要求。基準源也是芯片中極其重要的電路單元,芯片中基準源的性能決定著芯片的性能。
通過分析MOSFETs器件在亞閾區(qū)的工作特性,及分析G.Ciustolisi在文獻[3]中提出的基準源結(jié)構(gòu)。再結(jié)合帶隙基準的原理提出一種改進的亞閾型CMOS基準電壓源。
2、這種基準源采用簡單的CMOS結(jié)構(gòu),克服了雙極性晶體管工藝復雜的缺點;采用PTAT偏置電路來提供正溫度系數(shù)電壓,簡化了整體電路的結(jié)構(gòu)。電路采用TSMC0.18um CMOS工藝仿真,用HSPICE對電路進行仿真,結(jié)果顯示:1.8V的電源電壓和室溫下,低頻電源抑制比為-25dB,電源抑制比在頻域內(nèi)從1M以后開始降為0分貝。在[-40,100]℃的溫度范圍內(nèi),改進結(jié)構(gòu)的基準輸出電壓的溫度系數(shù)為36.5ppm/℃。室溫時,輸出電壓為529mV。
3、結(jié)果表明,電路性能良好。但是電源抑制比在低頻域內(nèi)較低,在較高頻域內(nèi)基本為零,這是需要改進的地方。
亞閾型CMOS基準電壓源普遍存在一個問題,就是電源抑制比在低頻時不高(大約在-25dB),在高頻域內(nèi)基本為零的缺點。我們提出了兩種改進方法,第一種方法是在電源的輸出端后面添加電壓跟隨器模塊,用以實現(xiàn)提高PSRR在頻域內(nèi)的性能。第二種是在前端增加一個前置穩(wěn)壓模塊,使次級電路工作在較為穩(wěn)定的電壓下,通過這種方法來實現(xiàn)提高PSRR的
4、目的。我們采用TSMC0.18um CMOS工藝對電路進行HSPICE仿真發(fā)現(xiàn),增加電壓跟隨器模塊的電路的溫度系數(shù)沒有明顯變化。PSRR在較高頻域內(nèi)有明顯提高(從0提高到大約-25dB),而在低頻域內(nèi)沒有明顯改善。對于第二種改進方法仿真分析發(fā)現(xiàn),在[-40,100]℃的溫度范圍內(nèi),基準源的溫度系數(shù)約為43.5ppm/℃,在室溫下輸出參考電壓約為590.6mV。改進后的PSRR在低頻域內(nèi)約為-51dB(比前面兩種結(jié)構(gòu)提高了約-25dB),
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 一種低溫漂CMOS帶隙基準電壓源的設(shè)計.pdf
- 一種高精度帶隙基準電壓源的設(shè)計.pdf
- CMOS集成基準電壓源設(shè)計.pdf
- 一種超低溫漂的帶隙基準電壓源
- CMOS帶隙基準電壓源的設(shè)計.pdf
- 一種高精度BiCMOS帶隙電壓基準源的設(shè)計.pdf
- 一種基于LDO帶隙基準電壓源的設(shè)計與實現(xiàn).pdf
- 全CMOS基準電壓源的設(shè)計與研究.pdf
- CMOS帶隙基準電壓源的設(shè)計研究.pdf
- 一種SOI CMOS電壓轉(zhuǎn)換電路的設(shè)計.pdf
- 低壓低溫漂CMOS基準電壓源的設(shè)計.pdf
- CMOS Pipeline ADC-帶隙基準電壓源的設(shè)計.pdf
- 基于動態(tài)閾值低功耗CMOS基準電壓源設(shè)計.pdf
- cmos課程設(shè)計報告--低壓cmos帶隙電壓基準源設(shè)計
- 低電壓低功耗高精度的CMOS帶隙基準電壓源.pdf
- 超低功耗CMOS基準電壓源的研究與設(shè)計.pdf
- 一種高性能帶隙基準源的設(shè)計.pdf
- 基于65納米CMOS工藝基準電壓電流源的設(shè)計.pdf
- 低壓低功耗CMOS帶隙基準電壓源設(shè)計.pdf
- 一種新的電壓跌落源定位方法.pdf
評論
0/150
提交評論