可擴展復數(shù)有符號數(shù)FFT研究及ASIC實現(xiàn).pdf_第1頁
已閱讀1頁,還剩111頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、隨著數(shù)字電子技術的發(fā)展,數(shù)字信號處理技術已廣泛應用于通訊、計算機和多媒體等領域。快速傅里葉變換(FFT)作為數(shù)字信號處理的核心技術之一,使離散傅里葉變換的運算時間縮短了幾個數(shù)量級。
   本文討論了一種在ASIC上實現(xiàn)的可擴展復數(shù)有符號數(shù)FFT結構。它采用模塊復用結構和碟形運算器,其中的乘法器采用改進型的 booth編碼,并用wallacetree結構來計算出乘法結果。本設計以8點FFT為基礎,可擴展到16點和32點,并且能夠根

2、據(jù)實際需要隨時轉換到不同點數(shù)的FFT模式,便于集成和推廣。使用verilog語言完成設計,并集成到芯片上進行驗證。
   本文主要的工作如下:
   1.分析了快速傅立葉變換(FFT)的三種算法,并選取基2按時間抽取算法來實現(xiàn)可擴展FFT。
   2.設計并實現(xiàn)了整個FFT處理器的電路結構,并用Verilog HDL進行了描述,采用業(yè)界廣泛使用的ASIC設計流程,完成了RTL編碼、功能仿真、邏輯綜合、自動布局布線

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論