基于MCU+FPGA的驗證平臺技術研究.pdf

1、隨著因特網和電信通信網的高速增長，網絡技術在人們的生活中發(fā)揮著越來越大的作用，而且這種高速發(fā)展趨勢在未來的幾年還將繼續(xù)。網絡處理器在這種情況下應運而生，它的出現(xiàn)為未來的網絡技術提供了高靈活性和高性能的網絡系統(tǒng)硬件平臺。然而由于網絡處理器的處理網絡數(shù)據(jù)的復雜性，其內部一般包含了多個可編程RISC處理器來進行包處理，系統(tǒng)結構比較復雜。隨著網絡技術的不斷發(fā)展，導致網絡處理器的規(guī)模越來越大，驗證也越來越困難。本文提出了一種新的驗證方法來加速驗證

2、，并在實際應用中取得了良好的效果。
　　 本文首先從結構上說明了網絡處理器的構成，每個模塊的功能和作用，以及模塊之間的通信方式，并對其中的關鍵部件“微引擎”進行了詳細的說明。接著概括了FPGA中MCU技術的發(fā)展，以及FPGA在SoC原型驗證中的作用。然后著重說明了驗證的概念，驗證的基本理論和幾種傳統(tǒng)的驗證方法的優(yōu)勢和缺點。在此基礎上詳細論述了本文提出的驗證方法和概念，以及本方法的優(yōu)點和缺點。最后文章說明了在網絡處理器項目當中這種