基于FPGA的容錯(cuò)計(jì)算與通信驗(yàn)證平臺(tái).pdf

1、現(xiàn)場可編程門陣列（FPGA）以集成度高、可編程等優(yōu)勢(shì)在航空航天領(lǐng)域中得到越來越廣泛的應(yīng)用。常用的反熔絲型FPGA性能落后，編程過程不可逆，開發(fā)成本高、周期長，逐漸被具有高邏輯密度、低成本、可動(dòng)態(tài)重構(gòu)等優(yōu)勢(shì)的靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）型FPGA所代替。但SRAM型FPGA是易失性存儲(chǔ)，在空間輻射環(huán)境下容易受單粒子效應(yīng)尤其是單粒子翻轉(zhuǎn)（Single Event Upset，SEU）的影響。SRAM型 FPGA配置信息存儲(chǔ)單元中的單粒子翻轉(zhuǎn)有

2、可能改變所設(shè)計(jì)電路的結(jié)構(gòu)，導(dǎo)致系統(tǒng)失效。為提高SRAM型FPGA在空間輻射環(huán)境應(yīng)用的可能性，如何準(zhǔn)確地評(píng)估FPGA上的電路對(duì)SEU的敏感程度以及分析SEU對(duì)電路造成的影響就成了一個(gè)重要問題。
　　圍繞這個(gè)問題，本文根據(jù)SRAM型FPGA的基本結(jié)構(gòu)特點(diǎn)和SEU對(duì)FPGA的影響，采用部分重構(gòu)配置的方法模擬實(shí)現(xiàn) SEU故障注入，搭建了基于Virtex系列FPGA的驗(yàn)證平臺(tái)。該平臺(tái)由主控單元、故障注入測(cè)試單元和參考單元三部分構(gòu)成。主控單元

3、是整個(gè)平臺(tái)的控制中心，負(fù)責(zé)實(shí)現(xiàn)從屬FPGA的配置、故障注入、結(jié)果收集等邏輯功能。故障注入測(cè)試單元負(fù)責(zé)FPGA電路設(shè)計(jì)的SEU故障注入測(cè)試。參考單元負(fù)責(zé)FPGA電路設(shè)計(jì)的參考運(yùn)行，為故障注入測(cè)試單元提供正確的參考結(jié)果輸出。該平臺(tái)采用“順序遍歷”方式可以對(duì)SRAM型FPGA的電路設(shè)計(jì)進(jìn)行快速低成本的SEU仿真測(cè)試，評(píng)估該電路設(shè)計(jì)對(duì)SEU的敏感程度，以便進(jìn)一步用于驗(yàn)證通信與計(jì)算算法實(shí)現(xiàn)所采用的容錯(cuò)方法的可行性。
　　本平臺(tái)系統(tǒng)的搭建包括