全功能相變存儲器芯片設計及后集成工藝研究.pdf

1、相變存儲器以其讀寫速度快、功耗低、存儲密度高、抗疲勞特性好、與CMOS工藝兼容、抗輻射等特點成為下一代非易失性存儲器的有力競爭者。本文介紹了一款全功能相變存儲器芯片的設計和制備。本文從芯片總體設計構架著手，分析了陣列控制晶體管的設計原則，介紹了寫電路、讀電路、邏輯控制模塊和輸入/輸出端口控制模塊的工作原理和優(yōu)化方法。采用了一種偏置可調型的讀寫電路。采用SMIC 代工廠的0.35微米和0.18 微米工藝實現(xiàn)了該外圍電路IC 設計。寫電路產

2、生的RESET 脈沖幅值范圍是0~4mA、SET 脈沖幅值范圍是0~2 mA；讀電路將相變單元的電阻信息轉變成0、1 邏輯信號輸出，讀出延時減小到9ns。
　　 本文設計了相變單元結構和制備工藝，并實現(xiàn)了CMOS 電路和相變存儲單元陣列的有效集成。在傳統(tǒng)對稱型相變單元結構基礎上，本文提出了一種上、下接觸電極在水平方向上相切的非對稱T型結構相變單元，采用了Ge2Sb2Te5和超晶格相變材料，并用剝離工藝實現(xiàn)了該結構相變單元的制備。