HDL電路中基于進化測試的數據生成及壓縮技術.pdf_第1頁
已閱讀1頁，還剩56頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、集成電路規(guī)模的擴大，集成度的提高導致測試電路所需的測試向量空間指數級爆炸，如何在有限的時間和資源條件下對電路達到所需的測試效果是目前面臨的一個重要的問題。集成電路設計越來越復雜，使用硬件描述語言設計復雜集成電路成為一種趨勢，從EDA技術的發(fā)展趨勢上看，直接采用C語言設計CPLD/FPGA將是一個發(fā)展方向。軟件測試中已經有很多很成熟的測試數據生成的方法，將軟件測試的方法引入到用硬件描述語言所設計的電路的測試中來可以對電路測試達到很好的效果

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論