PIC12F509全速電流測(cè)試及自反饋測(cè)試研究.pdf

1、集成電路測(cè)試技術(shù)是生產(chǎn)高性能集成電路和提高集成電路成品率的關(guān)鍵。隨著集成電路制造技術(shù)的發(fā)展，電壓測(cè)試和穩(wěn)態(tài)電流測(cè)試方法已不能滿足高性能集成電路的要求。90年代中期提出的瞬態(tài)電流測(cè)試方法（IDDT Testing）能夠發(fā)現(xiàn)一些其他測(cè)試方法所不能發(fā)現(xiàn)的故障，進(jìn)而從總體上進(jìn)一步提高測(cè)試的故障覆蓋率，滿足人們對(duì)高性能集成電路的需要，但是由于其對(duì)測(cè)試設(shè)備要求苛刻現(xiàn)在仍處于研究階段。針對(duì)瞬態(tài)電流測(cè)試過(guò)于依賴測(cè)試設(shè)備的現(xiàn)狀，中科院閔應(yīng)驊教授等提出了全

2、速電流測(cè)試方法（IDDA Testing）。全速電流測(cè)試的可行性已在仿真實(shí)驗(yàn)中得到了驗(yàn)證，現(xiàn)在需要實(shí)測(cè)實(shí)驗(yàn)的支持。 本文運(yùn)用指令級(jí)全速電流測(cè)試方法，以PIC12F509微處理器為例，通過(guò)實(shí)驗(yàn)說(shuō)明全速電流測(cè)試方法的可行性。PIC12F509的指令級(jí)測(cè)試以匯編測(cè)試程序作為測(cè)試激勵(lì)，實(shí)驗(yàn)中通過(guò)對(duì)PIC12F509的詳細(xì)分析，確定了針對(duì)數(shù)據(jù)通路的測(cè)試策略，并給出了測(cè)試程序的產(chǎn)生方法。實(shí)驗(yàn)結(jié)果表明，用指令級(jí)全速電流測(cè)試方法對(duì)PIC12F5

3、09微處理器進(jìn)行測(cè)試是可行的。通過(guò)測(cè)試所有的數(shù)據(jù)通路，不僅可以檢測(cè)數(shù)據(jù)通路的故障，而且可以檢測(cè)由于控制錯(cuò)誤而引起的數(shù)據(jù)傳送錯(cuò)誤。 隨機(jī)自反饋測(cè)試方法測(cè)試生成簡(jiǎn)單，節(jié)省了保存測(cè)試向量的存儲(chǔ)器開(kāi)銷，但它需要對(duì)測(cè)試產(chǎn)生的每個(gè)測(cè)試集都做故障模擬來(lái)尋找故障覆蓋率高的測(cè)試集，耗費(fèi)的測(cè)試產(chǎn)生時(shí)間太大。為了減少故障模擬次數(shù)和故障模擬時(shí)間，本文研究了基于海明距離的隨機(jī)自反饋測(cè)試方法，通過(guò)探討測(cè)試集的海明距離和故障覆蓋率之間的關(guān)系，尋找故障覆蓋率高