低密度奇偶校驗(yàn)碼譯碼算法的硬件實(shí)現(xiàn).pdf

1、LDPC碼（低密度奇偶校驗(yàn)碼）是一種具有極強(qiáng)糾錯(cuò)能力的差錯(cuò)控制編碼技術(shù)，它的性能接近香農(nóng)極限，其譯碼復(fù)雜度低于Turbo碼，由于LDPC碼在光通信、衛(wèi)星通信、深空通信、第4代移動(dòng)通信系統(tǒng)、高速與甚高速率數(shù)字用戶線、光和磁記錄系統(tǒng)等諸多領(lǐng)域都有良好的應(yīng)用前景，所以，開發(fā)LDPC硬件譯碼器已經(jīng)成為糾錯(cuò)編碼領(lǐng)域研發(fā)的一大熱點(diǎn)。 本文首先概述了LDPC碼的定義、基本構(gòu)造方式和編碼理論；討論了LDPC譯碼方法——BP譯碼算法，為方便譯碼器

2、的硬件實(shí)現(xiàn)本文著重研究了低實(shí)現(xiàn)復(fù)雜度的Log-BP譯碼算法，通過對兩種算法進(jìn)行了性能仿真，結(jié)果表明Log-BP在性能上完全適合，可以作為硬件譯碼的算法。在硬件實(shí)現(xiàn)中，考慮到譯碼精度要求和硬件資源有限，本文探討了數(shù)據(jù)量化位數(shù)選擇與譯碼性能的關(guān)系并進(jìn)行了仿真，得出了在本譯碼器設(shè)計(jì)指標(biāo)和現(xiàn)有硬件資源條件下，最合適的量化數(shù)據(jù)位數(shù)。在此基礎(chǔ)上，使用Verilog硬件描述語言，采用部分并行譯碼結(jié)構(gòu)，利用自頂而下的模塊化設(shè)計(jì)方法設(shè)計(jì)LDPC譯碼器，并