版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、在cadence設(shè)計里面約束很重要,我覺得比較重要和常用就是線長約束,等長約束,還有那個差分約束。先看看線長約束,其實線長約束如何設(shè)置我不多說了,網(wǎng)上有于博士的視頻教程,你也可以購買于博士寫的那本書來讀讀,那里面說的很清楚,可以說是手把手了。我這篇文章主要是說明一下,在于博士視頻教程中,為何在線長設(shè)置界面,線長約束是2600mil3600mil,于博士說,這個需要信號仿真,然后選擇一個數(shù)值的。這和信號的延時,反射有關(guān)的,也就是信號完整性
2、方面有關(guān),我也就是用于博士的電路板說一下,如何在布線前仿真,進(jìn)而確定最長線長。當(dāng)然了從DSP到RAM的數(shù)據(jù)線是越短越好,但是你是PCB板,不可能靠的很近,肯定有個最小距離的,當(dāng)然了最大距離也是有限制的,主要就是最大距離,如果你確定了最大線長,那么最小線長也確定了。假設(shè)說明一下,你現(xiàn)在確定了最大線長是3600mil,2跟信號見最大延時時間是0.2ns,可以允許的延時時間,2條線的延時時間小于0.2ns,不會影響數(shù)據(jù)準(zhǔn)確性,而且我們知道PC
3、B板上的信號傳輸距離和時間關(guān)系是:6inchns。這是個經(jīng)驗值。轉(zhuǎn)換成線長數(shù)據(jù)就是60000.2=1200mil。那就是說,最小線長是36001200=2400mil,就可以了,這樣的走線,使得DSP和RAM中間的數(shù)據(jù)信號在延時方面沒有問題。下面具體說明一下,看圖操作。于博士,視頻教程里面設(shè)置的線長約束是26003600.下面看看怎么樣得到這樣的最大線長數(shù)據(jù)。啟動cadence15.7里面的那個PCBSI軟件,不是PCBEDIT,這點很
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- cadence 約束管理器的基本介紹
- cadence培訓(xùn)
- 基于約束的FPGA詳細(xì)布線.pdf
- 基于Cadence軟件的高速AD電路設(shè)計與仿真.pdf
- 基于Cadence的D-A轉(zhuǎn)換器設(shè)計仿真及測試.pdf
- 基于Cadence的高速PCB信號完整性問題研究、仿真與應(yīng)用.pdf
- 3.7 切線長定理
- cadence操作常用快捷鍵
- 信號完整性仿真自動化技術(shù)基于Cadence軟件的應(yīng)用與研究.pdf
- 彈上電纜網(wǎng)自動布線仿真與優(yōu)化.pdf
- 切線長定理教案2
- 《切線長定理》導(dǎo)學(xué)案
- 3.7 切線長定理1
- 3.7 切線長定理-(3338)
- 用cadence進(jìn)行信號完整性
- FPGA中布局布線后仿真的實現(xiàn)算法.pdf
- 切線長定理教案1
- 線長崗位說明書
- 信號完整性分析及基于Cadence EDA的仿真自動化技術(shù)研究.pdf
- 圓的切線長定理習(xí)題
評論
0/150
提交評論