版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、用 Cadence 進(jìn)行信號(hào)完整性 進(jìn)行信號(hào)完整性(SI)仿真流程 仿真流程第一章 在 Allegro 中準(zhǔn)備好進(jìn)行 SI 仿真的 PCB 板圖1)在 Cadence 中進(jìn)行 SI 分析可以通過幾種方式得到結(jié)果: Allegro 的 PCB 畫板界面,通過處理可以直接得到結(jié)果,或者直接以*.brd 存盤。 使用 SpecctreQuest 打開*.brd,進(jìn)行必要設(shè)置,通過處理直接得到結(jié)果。這實(shí)際與上述方式類似,只不過是兩個(gè)獨(dú)立的模塊,
2、真正的仿真軟件是下面的 SigXplore 程序。 直接打開 SigXplore 建立拓?fù)溥M(jìn)行仿真。 2)從 PowerPCB 轉(zhuǎn)換到 Allegro 格式在 PowerPCb 中對(duì)已經(jīng)完成的 PCB 板,作如下操作:在文件菜單,選擇 Export 操作,出現(xiàn) File Export 窗口,選擇 ASCII 格式*.asc 文件格式,并指定文件名稱和路徑(圖 1.1)。圖 1.1 在 PowerPCB 中輸出通用 ASC 格式文件第二章
3、 轉(zhuǎn)換 IBIS 庫(kù)到 dml 格式并加載1)庫(kù)轉(zhuǎn)換操作過程在 Allegro 菜單中選擇 Analyze \ SI/EMI SIM \Library 選項(xiàng),打開“ Signal Analyze LibraryBrowser”窗口,在該窗口的右下方點(diǎn)擊“Translatr ->”按鈕,在出現(xiàn)的下拉菜單中選擇“ibis2signois”項(xiàng),出現(xiàn)“Select IBIS Source File”窗口(圖 2.1).按下“打開”按鈕,隨
4、后出現(xiàn)轉(zhuǎn)換后文件存放目的設(shè)置窗口,設(shè)置后按下“保存”鍵,出現(xiàn)保存認(rèn)定窗口(圖 2.2)。注意:必須對(duì)此窗口默認(rèn)的路徑設(shè)置進(jìn)行修改,否則無法生成.dml 文件。圖 2.1 IBIS 庫(kù)轉(zhuǎn)換原文件路徑設(shè)置窗口原 該 窗 口 的 默 認(rèn) 設(shè) 置 為 “ ibis2signoise in=E:\_ED\30\82559.ibs out=82559.dml” , 實(shí) 際 上ibis2signoise 是一個(gè) DOS 文件,可能在一些場(chǎng)合,可執(zhí)行文
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于Cadence的信號(hào)完整性研究.pdf
- 信號(hào)完整性分析
- 信號(hào)完整性仿真自動(dòng)化技術(shù)基于Cadence軟件的應(yīng)用與研究.pdf
- 高速電路信號(hào)完整性與電源完整性研究.pdf
- 基于Cadence的高速PCB信號(hào)完整性問題研究、仿真與應(yīng)用.pdf
- 基于Cadence的信號(hào)完整性設(shè)計(jì)及其在嵌入式系統(tǒng)中的應(yīng)用.pdf
- 超常材料應(yīng)用于電路板進(jìn)行電源完整性、信號(hào)完整性、電磁兼容性研究.pdf
- 信號(hào)完整性分析及基于Cadence EDA的仿真自動(dòng)化技術(shù)研究.pdf
- 信號(hào)完整性與電源完整性的研究與仿真.pdf
- 板級(jí)信號(hào)完整性、電源完整性和電磁干擾研究.pdf
- 高速高密度PCB信號(hào)完整性與電源完整性研究.pdf
- 高速電路PCB的信號(hào)完整性和電源完整性仿真分析.pdf
- 高速數(shù)字電路信號(hào)完整性和電源完整性的研究.pdf
- 高速電路信號(hào)完整性分析.pdf
- 蛇形線信號(hào)完整性分析.pdf
- 高速信號(hào)的電源完整性分析
- 高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究.pdf
- 信號(hào)完整性分析課件ic發(fā)展簡(jiǎn)史
- 高速電路的信號(hào)完整性分析.pdf
- 硬件測(cè)試技術(shù)信號(hào)完整性測(cè)試分解
評(píng)論
0/150
提交評(píng)論