具有兩種載流子的高壓功率LDMOS研究.pdf

1、電力電子技術(shù)是國民經(jīng)濟(jì)發(fā)展的重要支撐技術(shù)，它是電能變換和控制的關(guān)鍵技術(shù)。作為電力電子技術(shù)的核心，功率半導(dǎo)體器件在電力電子技術(shù)領(lǐng)域的應(yīng)用和市場中起著決定性的作用。在眾多功率半導(dǎo)體器件中，功率金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（Power MOSFET）被廣泛應(yīng)用于各種中小功率范圍。在各種功率MOSFET器件中，由于橫向雙擴(kuò)散場效應(yīng)晶體管（LDMOS）具有易于集成的特點(diǎn)，因此被廣泛應(yīng)用于各種功率集成電路中。隨著人們對電能的應(yīng)用形式日趨多樣化，

2、功率器件的性能要求也越來越高，其性能主要體現(xiàn)在功耗與可靠性兩個(gè)方面。由于功率器件往往作為開關(guān)來應(yīng)用，因此其功耗與器件導(dǎo)通時(shí)的壓降以及開關(guān)速度有關(guān)，而可靠性則往往與器件的安全工作區(qū)域有關(guān)。對于高壓LDMOS器件而言，開關(guān)速度通常較快，其主流技術(shù)一般圍繞進(jìn)一步降低器件的比導(dǎo)通電阻與提高安全工作區(qū)域而展開。
　　本文主要工作在于提高高壓功率 LDMOS的性能，具體包括提高器件安全工作區(qū)域與降低比導(dǎo)通電阻兩個(gè)方面。在本文的工作中所提出的各

3、種方法均是利用了兩種帶電類型相反的載流子的作用。主要研究內(nèi)容包括以下四個(gè)方面：
　　1.首先主要介紹了優(yōu)化橫向變摻雜（OPTVLD）理論以及其應(yīng)用于 LDMOS中的技術(shù)發(fā)展歷程，并對OPTVLD MOS器件I–V特性曲線中存在的“上翹”現(xiàn)象進(jìn)行了理論研究。通過借助于一個(gè)耐壓為340 V OPTVLD nMOS器件的模擬仿真，本文對該“上翹”現(xiàn)象產(chǎn)生的機(jī)理進(jìn)行了分析和驗(yàn)證。通過分析發(fā)現(xiàn)，由于電子電流將額外負(fù)電荷引入器件耐壓區(qū)，引起局

4、部電場增加，從而導(dǎo)致局部碰撞電離加劇，因此導(dǎo)致器件 I–V特性曲線出現(xiàn)“上翹”現(xiàn)象。這種現(xiàn)象會(huì)導(dǎo)致器件在高壓大電流工作區(qū)域產(chǎn)生熱載流子效應(yīng)甚至是提前擊穿。
　　2.針對OPTVLD MOS器件I–V特性曲線中存在的“上翹”問題，本文基于陳星弼教授提出的利用兩種多數(shù)載流子導(dǎo)電的思想，提出了兩種新型的具有兩種多數(shù)載流子導(dǎo)電的OPTVLD nMOS器件，來改善高壓LDMOS中大電流所引入的電荷降低器件可靠性的問題。在這一章中，首先介紹了

5、兩種多數(shù)載流子導(dǎo)電技術(shù)的原理，即在同一器件中同時(shí)構(gòu)造 nMOS與pMOS，當(dāng)器件處于高壓大電流階段時(shí)，這兩種MOS均開啟，從而在器件耐壓區(qū)中同時(shí)出現(xiàn)電子電流與空穴電流，且電子與空穴均以多數(shù)載流子的形式存在。而實(shí)現(xiàn)這一問題的關(guān)鍵在于如何將nMOS與pMOS集成在同一器件中，且器件整體仍為三端器件。在前期工作中，分別提出了兩種在三維上來實(shí)現(xiàn)兩種多數(shù)載流子導(dǎo)電的結(jié)構(gòu)，但這兩種結(jié)構(gòu)內(nèi)部分別需要隔離與復(fù)雜的低壓電路和低壓電源。于是本文提出了兩種在

6、二維上實(shí)現(xiàn)的三端具有兩種多數(shù)載流子導(dǎo)電的OPTVLD nMOS器件，并對器件的電學(xué)特性進(jìn)行了仿真驗(yàn)證。模擬仿真結(jié)果表明，當(dāng)器件處于高壓大電流的工作區(qū)域時(shí)，器件內(nèi)部同時(shí)具有電子和空穴導(dǎo)電，且電子與空穴均以多數(shù)載流子的形式存在；由于電子與空穴所帶電荷之間的相互作用，器件具有較為平坦的輸出特性曲線，存在于傳統(tǒng)OPTVLD nMOS中的“上翹”現(xiàn)象基本被消除，器件安全工作區(qū)域也被大幅提高，其中較大柵壓下的飽和電流值是傳統(tǒng)OPTVLD nMOS的

7、三倍。
　　3.在耐壓一定的情形下，為進(jìn)一步降低LDMOS中比導(dǎo)通電阻Ron,sp，本文提出了一種利用自驅(qū)動(dòng)分裂柵在漂移區(qū)表面形成積累層來導(dǎo)電的n型LDMOS。當(dāng)這種器件導(dǎo)通時(shí)，分裂柵氧化層兩側(cè)同時(shí)存在電子與空穴兩種載流子的積累層，從而使得比導(dǎo)通電阻Ron,sp不再受限于漂移區(qū)的摻雜劑量而獲得極低值。其中分裂柵是采用一種可集成的低壓電源技術(shù)來實(shí)現(xiàn)自驅(qū)動(dòng)，從而使得器件擁有與傳統(tǒng)Double RESURF LDMOS相近的柵電荷QG。

8、在這一章中首先詳細(xì)介紹了這種器件的結(jié)構(gòu)和工作原理，并借助于仿真軟件 MEDICI對器件性能進(jìn)行了驗(yàn)證和分析。仿真結(jié)果表明器件內(nèi)部可以成功獲取一個(gè)10 V左右的電壓來驅(qū)動(dòng)分裂柵。從而使得一個(gè)耐壓為600 V的器件比導(dǎo)通電阻Ron,sp約為20.7 m??cm2，僅為傳統(tǒng)Double REUSRF LDMOS的值的五分之一左右。同時(shí)，這一章所提出的器件具有與傳統(tǒng)MOS類器件類似的高速開關(guān)特性。
　　4.主要針對利用分裂柵在器件表面形成

9、積累層來導(dǎo)電的LDMOS中存在的安全工作區(qū)域較小的問題，將兩種多數(shù)載流子導(dǎo)電的思想也應(yīng)用在上一章所提出的積累層器件中，進(jìn)而提出了一種利用兩種多數(shù)載流子導(dǎo)電的積累層LDMOS。在這一章中，首先介紹了器件的結(jié)構(gòu)與工作原理。接著以一個(gè)耐壓為600 V的器件的仿真結(jié)果為例，來分析和驗(yàn)證本章中所提出的器件的特性，并對相關(guān)特性予以解釋。最后給出了實(shí)現(xiàn)該器件的關(guān)鍵工藝步驟與相關(guān)討論。仿真結(jié)果表明，器件導(dǎo)通時(shí)，漂移區(qū)表面形成了電子積累層,因此，器件的比