14-16 nm ETSOI器件仿真與研制.pdf

1、全耗盡超薄絕緣體上硅技術(shù)可作為MOSFET22nm及其以下技術(shù)節(jié)點(diǎn)主要可選技術(shù)中的一種。但該層極薄薄膜對傳統(tǒng)的注入工藝來說，具有極大的挑戰(zhàn)性，因高能離子注入很容易導(dǎo)致晶格結(jié)構(gòu)損壞和結(jié)漏電增加。為了避免以上問題的產(chǎn)生，無需注入工藝（用原位摻雜進(jìn)行雜質(zhì)引入）和改進(jìn)傳統(tǒng)注入工藝被提出。
　　但實(shí)際發(fā)現(xiàn)，我們的實(shí)物器件（采用了改進(jìn)傳統(tǒng)注入工藝）與無需注入工藝實(shí)物器件性能相比，表現(xiàn)出了很大優(yōu)勢。論文通過TCAD軟件來對這兩種器件進(jìn)行模擬研究

2、表明，原位摻雜器件與注入摻雜器件在柵附近源漏區(qū)的摻雜分布不一致。注入摻雜器件柵附近源漏區(qū)有輕摻雜區(qū)的出現(xiàn)，而原位摻雜器件的卻被整個(gè)高摻雜區(qū)覆蓋。對于注入摻雜器件，由于輕摻雜區(qū)電阻較高，對漏端電勢的抑制作用較好，從而使漏端電勢對溝道載流子影響減小，器件的短溝道效應(yīng)??；雜質(zhì)進(jìn)入溝道少，使器件Vt更穩(wěn)定；外延前因過渡腐蝕形成的側(cè)墻1下的兩個(gè)區(qū)域使Cox增加，從而使SS更小。
　　模擬還發(fā)現(xiàn)，原有改進(jìn)傳統(tǒng)注入摻雜器件和僅有擴(kuò)展注入摻雜器件