基于FPGA配置的電路系統(tǒng)設(shè)計.pdf_第1頁
已閱讀1頁,還剩82頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著微電子技術(shù)的不斷發(fā)展,FPGA和CPLD的性能也變的越來越優(yōu)越。它們被廣泛地應用于電子電路與系統(tǒng)的開發(fā)和調(diào)試階段。FPGA可以支持重復編程,缺點是掉電后數(shù)據(jù)消失,所以每次上電后,都需要對它進行重新加載。
  FPGA通常以JTAG方式進行加載,這種方式使用專用的軟件與硬件連接器將配置文件通過JTAG下載口加載到FPGA中。這種方式只適用于開發(fā)、調(diào)試階段。如果 FPG A在沒有加載環(huán)境或者每次都想使用相同的配置文件的情況下,只依

2、靠這種配置方式就會顯得捉襟見肘。
  本論文設(shè)計出了一種配置系統(tǒng),不僅解決了上述問題而且還提供了多種FPGA加載方式。系統(tǒng)中的主要元件有FLASH芯片,USB芯片,FPGA,CPLD。FLASH芯片用于存儲配置文件。在系統(tǒng)中USB芯片不僅能作為上位機與CPLD傳遞數(shù)據(jù)或命令的媒介,而且配合CPLD中的USB-Blaster代碼可以實現(xiàn)USB-Blaster的功能,即通過USB連接線來連接USB芯片和PC能實現(xiàn)在JTAG模式下加載F

3、PGA,簡化了硬件條件。CPLD連接各個芯片并且實現(xiàn)對各個芯片進行控制。將PC中的FPGA配置文件通過 USB傳遞給 CPLD,CPLD在上電或者用戶需要配置 FPGA時將FLASH中的文件讀取出,在PS模式下配置FPGA。這樣就可以使FPGA工作在沒有外加配置條件的環(huán)境下。并且在電路中增加上電復位功能,可以使FPG A進行上電后自動加載,每次上電后即可獲取相應的電路功能,以滿足 FPG A使用固定文件行進工作的需求。而且簡化了FPGA

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論