納米工藝下數(shù)字集成電路的抗輻射加固技術(shù)研究.pdf

1、集成電路產(chǎn)業(yè)是信息技術(shù)產(chǎn)業(yè)的核心，也是國(guó)家的戰(zhàn)略性產(chǎn)業(yè)。隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路在性能提高的同時(shí)，所面臨的可靠性問題也日趨嚴(yán)重。集成電路的特征尺寸不斷下降，節(jié)點(diǎn)的關(guān)鍵電荷不斷減少，軟錯(cuò)誤發(fā)生的概率急劇增加，可靠性問題面臨嚴(yán)峻挑戰(zhàn)。目前集成電路已經(jīng)全面進(jìn)入納米時(shí)代，集成電路的軟錯(cuò)誤加固設(shè)計(jì)變得愈發(fā)重要。
　　本文針對(duì)納米工藝下數(shù)字集成電路的軟錯(cuò)誤問題，在研究現(xiàn)有加固鎖存器設(shè)計(jì)的基礎(chǔ)上，提出有效的加固鎖存器設(shè)計(jì)方案，本文主要工作

2、如下:
　　本文分析了納米工藝下集成電路面臨的可靠性問題，指出了單粒子翻轉(zhuǎn)所導(dǎo)致的軟錯(cuò)誤是威脅集成電路可靠運(yùn)行的主要因素。闡述了集成電路中軟錯(cuò)誤的基本概念，重點(diǎn)分析了單粒子翻轉(zhuǎn)的機(jī)制和瞬態(tài)故障的建模分析方法?？偨Y(jié)了已有的單粒子翻轉(zhuǎn)加固設(shè)計(jì)方法，并分析了具體加固鎖存器的電路結(jié)構(gòu)和工作原理。
　　在分析已有的加固鎖存器的基礎(chǔ)上，本文針對(duì)已有加固鎖存器開銷過大和無(wú)法容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的問題，提出了LCHL鎖存器和STHTI鎖存器

3、設(shè)計(jì)。其中LCHL鎖存器在輸出級(jí)使用鐘控CWSP單元，以屏蔽鎖存器內(nèi)部節(jié)點(diǎn)的瞬態(tài)故障;同時(shí)在輸出節(jié)點(diǎn)所在的反饋環(huán)上使用CWSP單元，屏蔽輸出節(jié)點(diǎn)上瞬態(tài)故障對(duì)電路的影響。LCHL鎖存器實(shí)現(xiàn)了對(duì)單節(jié)點(diǎn)翻轉(zhuǎn)的全加固設(shè)計(jì)，具有良好的加固性能。同時(shí)LCHL鎖存器相比于已有的加固鎖存器其開銷大幅降低。HSPICE仿真結(jié)果表明，相比于FERST鎖存器、SEUI鎖存器、HLR鎖存器、Iso-DICE鎖存器，其面積平均下降23.20％，延遲平均下降55.

4、14％，功耗平均下降42.62％，PDP平均下降68.28％。詳盡的PVT分析表明LCHL鎖存器性能受PVT變化的影響很小，性能穩(wěn)定。
　　STHTI鎖存器使用具有過濾功能的CWSP單元構(gòu)成三?；ユi結(jié)構(gòu)，并在鎖存器輸出端使用CWSP單元實(shí)現(xiàn)對(duì)單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的容忍。HSPICE仿真結(jié)果表明，相比于TMR鎖存器，該鎖存器PDP下降了58.93％;相比于能夠容忍單粒子多節(jié)點(diǎn)翻轉(zhuǎn)的DNCS-SEU鎖存器，該鎖存器PDP下降41.56％。