已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、近年來，半導體技術日新月異，促進了無線通訊系統(tǒng)的迅速發(fā)展，這些發(fā)展給人們的生活帶來了巨大的變革和便利。在無線通訊系統(tǒng)中，時鐘產(chǎn)生電路是不可缺少的一個部分，而目前的時鐘電路大多都是采用鎖相環(huán)(PLL，PhaseLockLoop)頻率綜合器來實現(xiàn)的，它需要晶振提供參考時鐘，但是隨著半導體工藝進入深亞微米階段，系統(tǒng)要求的集成度也越來越高，但是晶振不能實現(xiàn)片內(nèi)集成，這對系統(tǒng)的面積和成本有很大的影響。本文針對這一現(xiàn)象，結合現(xiàn)在在無線通訊領域應用越
2、來越廣泛的數(shù)控振蕩器的工作原理，提出全集成數(shù)控時鐘產(chǎn)生電路的構想。
全集成數(shù)控時鐘產(chǎn)生電路的核心就是數(shù)控振蕩器，它根據(jù)從閃存中調(diào)用的頻率控制字來產(chǎn)生相應的振蕩信號，經(jīng)分頻后轉(zhuǎn)化成時鐘信號輸出。本文根據(jù)這一原理在Simulink中建立了電路的行為級模型，并對模型進行仿真，得到了仿真波形。本文設計的模型，在加上數(shù)字抖動的情況下，能達到100Hz的頻率分辨率。
雖然本文只對這一時鐘產(chǎn)生電路作了系統(tǒng)級的仿真，可是其仿
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DLL的高頻時鐘產(chǎn)生電路的研究與設計.pdf
- 片上時鐘產(chǎn)生電路的研究.pdf
- 基于DLL的900MHz時鐘產(chǎn)生電路研究與設計.pdf
- 用于時鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設計.pdf
- 快速鎖定的高精度多相時鐘產(chǎn)生電路研究與設計.pdf
- SATA全數(shù)字時鐘恢復電路的研究與實現(xiàn).pdf
- HF RFID中時鐘產(chǎn)生電路設計.pdf
- 基于多相時鐘產(chǎn)生電路的DLL的研究與應用.pdf
- USB中高速全數(shù)字時鐘恢復電路的設計.pdf
- 基于溫度的DRAM刷新時鐘產(chǎn)生電路設計.pdf
- 全數(shù)控短波接收機前端電路的設計與實現(xiàn).pdf
- 時鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 2.5gbs全數(shù)字時鐘數(shù)據(jù)恢復電路的設計及寬范圍數(shù)控振蕩器的研究
- 適用于無源UHF RFID標簽芯片的時鐘產(chǎn)生電路的設計與實現(xiàn).pdf
- 手機基帶芯片中鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- UWB系統(tǒng)中時鐘電路的研究與設計.pdf
- 低抖動時鐘穩(wěn)定電路研究與設計.pdf
- 高速ADC時鐘占空比校準電路的研究與設計.pdf
- 低抖動時鐘占空比校準電路的研究與設計.pdf
評論
0/150
提交評論