USB中高速全數(shù)字時鐘恢復電路的設計.pdf

1、時鐘和數(shù)據(jù)恢復電路廣泛應用于光纖通信系統(tǒng)、芯片互連及一些存儲器接口中，對時鐘和數(shù)據(jù)恢復電路的研究有著重要意義。傳統(tǒng)的時鐘和數(shù)據(jù)恢復電路設計方案包括基于鎖相環(huán)設計實現(xiàn)和基于延遲鎖定環(huán)設計實現(xiàn)，前者在時鐘恢復領域中仍處于支配地位，后者由于具有鎖定時間短、設計周期短，低成本等優(yōu)點，受到的關注逐漸增強。
　　 本文設計了一款面向USB物理層接口應用環(huán)境的全數(shù)字時鐘和數(shù)據(jù)恢復電路。在分析USB2.0協(xié)議和UTMI協(xié)議的基礎上確定了本文電路

2、結(jié)構(gòu)：本文時鐘和數(shù)據(jù)恢復電路基于延遲鎖定環(huán)設計實現(xiàn)，采用時數(shù)轉(zhuǎn)換電路實現(xiàn)快速鎖定。延遲線和時數(shù)轉(zhuǎn)換單元采用全定制設計方法實現(xiàn)；而其他子電路采用verilog硬件描述語言設計實現(xiàn)。其中，與通常緩沖器結(jié)構(gòu)延遲線不同，本設計延遲線采用偽差分結(jié)構(gòu)，可以實現(xiàn)一個非門的分辨率；對于時數(shù)轉(zhuǎn)換電路中的建立時間違規(guī)現(xiàn)象，文中采用靈敏放大器型觸發(fā)器以改善時數(shù)轉(zhuǎn)換電路的亞穩(wěn)態(tài)特性。采用DC完成邏輯綜合，采用Astro和Virtuoso完成版圖設計，采用Cal

3、ibre完成物理驗證。
　　 本文設計采用SMIC18_1P6M CMOS工藝實現(xiàn)，工作電壓為1.8V。采用216偽隨機數(shù)序列完成后仿真驗證，結(jié)果表明：時鐘和數(shù)據(jù)恢復電路鎖定時間為6個比特、鎖定后時鐘峰峰值抖動小于70ps、延遲線或時數(shù)轉(zhuǎn)化電路分辨率為40-65ps；延遲線和時數(shù)轉(zhuǎn)換單元電路面積為0.02mm2，功耗為1.02mW；時鐘和數(shù)據(jù)恢復電路面積為0.21mm2，功耗為15.2mW。本文設計滿足USB協(xié)議中描述的鎖定時間