版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領
文檔簡介
1、TheDesignof625Gb/sClockandDataRecoveryCircuitWithLockdetectorAThesisSubmiaedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYYangLinchengSupervisedbyProfFengJunSchoolofInformationScienceandEngineeringSouth
2、eastUniversityMarch2012摘要摘要隨著數(shù)字技術的發(fā)展,傳統(tǒng)的并行接口已經(jīng)難以滿足人們對速度的要求,由于Serdes技術有較強的抗噪聲與抗干擾能力、成本低、適合于高速傳輸?shù)葍?yōu)點,越來越受到人們的關注。如今Serdes技術廣泛應用于廣域網(wǎng)和局域網(wǎng)通信,時鐘數(shù)據(jù)恢復電路(CDR)是Serdes接收機中的重要模塊,因此研發(fā)具有我國自主產(chǎn)權(quán)的CDR芯片具有重要意義。本設計采用TSMCO18ItmCMOS工藝,完成了625Gb/
3、s半速率時鐘數(shù)據(jù)恢復電路。電路的鑒相器屬于Bangbang結(jié)構(gòu),速度快。鑒相器是由3個雙邊沿觸發(fā)器(DETFF)構(gòu)成,需要一對正交時鐘。本設計還加入了鑒頻器,用以提高環(huán)路的捕獲范圍,該鑒頻器由2個正交的PD與1個雙邊沿觸發(fā)器構(gòu)成。鑒相器的輸出與鑒頻器的輸出在vI轉(zhuǎn)換器中進行相減運算。VI轉(zhuǎn)換器的輸出經(jīng)過二階濾波器得到一個較平穩(wěn)的電壓,用以控制振蕩器的輸出頻率。振蕩器需要給鑒頻鑒相器提供4路時鐘信號,因此本設計采用了4級環(huán)形振蕩器,并采用
4、了負延遲技術來提高輸出頻率。本設計根據(jù)PottNick鑒頻鑒相器的原理,設計了一個新型的適用于半速率CDR電路的鑒頻鑒相器,如果輸入的數(shù)據(jù)速率達到125Gb/s,先前的PFD中DETFF的保持時間與建立時間難以達到要求,因此該PFD就完成不了鑒相的工作。而此新型PFD中只包含D觸發(fā)器(DFF),對保持時間與建立時間的要求沒那么嚴格,仿真表明新型PFD是完全可以工作在如此高的速率。本設計增加了鎖定指示電路來檢測環(huán)路是否鎖定,以通知下級數(shù)字
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 12.5gbs時鐘數(shù)據(jù)恢復電路設計及6.25gbsserdes接收芯片集成
- 0.35μmcmos2.5gbs時鐘和數(shù)據(jù)恢復電路設計
- 多通道高速時鐘數(shù)據(jù)恢復電路設計.pdf
- 基于PLL的時鐘數(shù)據(jù)恢復電路設計.pdf
- 寬鎖定范圍時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
- 3.125gbs低功耗時鐘數(shù)據(jù)恢復電路的設計
- 超高速時鐘恢復電路設計.pdf
- 符合pcie2.0規(guī)范的時鐘數(shù)據(jù)恢復電路設計
- 基于0.18μmcmos工藝的2.488gbs時鐘數(shù)據(jù)恢復電路的設計
- 一種3.125gbs串行信號時鐘數(shù)據(jù)恢復電路研究與設計
- 2.5gbs光纖通信系統(tǒng)的時鐘與數(shù)據(jù)恢復電路的設計
- 2.5gbps時鐘數(shù)據(jù)恢復電路的設計
- 1.2gbps串行通信中的時鐘與數(shù)據(jù)恢復電路設計
- 50Mbps低功耗時鐘數(shù)據(jù)恢復電路設計.pdf
- 40Gb-s半速率時鐘數(shù)據(jù)恢復電路設計.pdf
- 10Gb-s CMOS時鐘和數(shù)據(jù)恢復電路設計.pdf
- 高速SerDes系統(tǒng)的時鐘恢復電路設計研究.pdf
- 用于1.25gbs千兆以太網(wǎng)的時鐘數(shù)據(jù)恢復電路的設計
- 高性能時鐘數(shù)據(jù)恢復電路的設計與實現(xiàn).pdf
- 6.25gbs時鐘數(shù)據(jù)恢復與110分接器的研究與設計
評論
0/150
提交評論