版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、自從步入信息時代,人們對通訊速度和通訊量的需求與日俱增,使得通訊技術(shù)成為當前科技發(fā)展的熱點。由于串行鏈路具有速率快,傳輸距離長等優(yōu)點,成為了當今高速傳輸網(wǎng)絡(luò)中最主要的傳輸方式。時鐘數(shù)據(jù)恢復(fù)電路(CDR)是串行鏈路中的一個重要組成部分,用來提取時鐘和對數(shù)據(jù)進行再定時。而且,隨著人們對通訊速度和通訊質(zhì)量的要求的提高,CDR電路越來越成為制約通訊系統(tǒng)發(fā)展的重要部件,這也使得它成為科學(xué)家和工程師們的重要研究方向。
本文將主要精力放在了
2、寬鎖定范圍的CDR電路的研究上,首先介紹了國內(nèi)外CDR研究的現(xiàn)狀,論證了研究寬頻率鎖定范圍CDR電路的意義和重要性。然后研究了幾種類型的CDR電路,通過分析他們各自的工作原理確定了哪些結(jié)構(gòu)適合于寬鎖定范圍的運用。接著針對已有的CDR結(jié)構(gòu)進行改進,提出了一種新的拓展CDR鎖定范圍的手段。最后詳細敘述了電路的設(shè)計過程,先從整體的系統(tǒng)設(shè)計入手,包括模式選擇電路,環(huán)路濾波器的參數(shù)選擇,新的鑒頻器和鑒相器的提出;然后到晶體管級的設(shè)計,包括功耗的考
3、慮和管子大小的選擇。
設(shè)計了一個可以工作在2~8Gbps的寬頻率鎖定范圍的CDR電路,該電路運用了一個新的頻帶選擇器,該選擇器不需要借助外部參考時鐘的幫助就可以選擇適合的CDR頻帶,并且解決了上電之初電路不穩(wěn)定的問題。結(jié)合可變工作模式的VCO和可在半速率和全速率兩種模式下切換的鑒頻器和鑒相器使得此CDR可以工作在四種工作模式下。利用MATLAB建模驗證了這個結(jié)構(gòu)的可行性,并且在SMIC180nm Mixed Signal Lo
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 6.25gbs時鐘數(shù)據(jù)恢復(fù)電路與鎖定指標電路設(shè)計
- 2.5gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- 高性能時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn).pdf
- SerDes中時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與驗證.pdf
- 2.5gbps時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計
- 基于PLL的時鐘數(shù)據(jù)恢復(fù)電路設(shè)計.pdf
- 高速SerDes中時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計研究.pdf
- 高速時鐘恢復(fù)電路的ASIC研究與設(shè)計.pdf
- 2.5gbs全數(shù)字時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計及寬范圍數(shù)控振蕩器的研究
- 多通道高速時鐘數(shù)據(jù)恢復(fù)電路設(shè)計.pdf
- RFID鎖相時鐘恢復(fù)電路的設(shè)計.pdf
- 光接收芯片內(nèi)時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計.pdf
- 突發(fā)模式時鐘數(shù)據(jù)恢復(fù)電路關(guān)鍵模塊的設(shè)計.pdf
- 高性能過采樣時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計.pdf
- 基于usb2.0的時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- 2.5ghz全速率時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- 基于PLL的連續(xù)速率時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計.pdf
- 超高速并行時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計.pdf
- LVDS接收器中時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計.pdf
- 3.125gbs低功耗時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
評論
0/150
提交評論