LVDS接收器中時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計(jì).pdf

1、低電壓差分信號(hào)技術(shù)（LVDS）以低電壓擺幅的高速差動(dòng)信號(hào)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)，能夠在廣泛的應(yīng)用領(lǐng)域里解決高速數(shù)據(jù)傳輸?shù)钠款i問題。LVDS 接收器芯片已成為目前高速接口芯片市場(chǎng)的研究熱點(diǎn)。 本文主要討論了應(yīng)用于平板顯示器中LVDS 接收器芯片的研究與設(shè)計(jì)。芯片采用“自頂向下”和“由底向上”相結(jié)合的正向設(shè)計(jì)方法。首先按照接收器芯片需完成的功能，確定系統(tǒng)的結(jié)構(gòu)。數(shù)據(jù)在傳

2、輸過程中受抖動(dòng)和偏移的影響會(huì)使數(shù)據(jù)眼圖的有效采樣區(qū)間減小，造成采樣誤差。接收器需要對(duì)這些抖動(dòng)和偏移進(jìn)行處理，恢復(fù)出正確的采樣數(shù)據(jù)。因此，將接收器劃分為Deskew模塊，時(shí)鐘數(shù)據(jù)恢復(fù)模塊和采樣及串并轉(zhuǎn)換電路模塊。接著對(duì)電路各個(gè)模塊進(jìn)行分析設(shè)計(jì)，最后對(duì)芯片進(jìn)行全局仿真驗(yàn)證。本文的研究重點(diǎn)是時(shí)鐘數(shù)據(jù)恢復(fù)電路，詳細(xì)介紹了此模塊中邊沿檢測(cè)器，相位內(nèi)插器和采樣時(shí)鐘產(chǎn)生器等子電路的設(shè)計(jì)過程，并給出相應(yīng)的仿真結(jié)果和分析。 在前面研究的基礎(chǔ)上，采