可單片集成的時(shí)鐘電路及其應(yīng)用設(shè)計(jì)研究.pdf

1、時(shí)鐘電路是數(shù)模混合集成電路及數(shù)字集成電路的重要模塊,廣泛應(yīng)用于SoC、MCU等微系統(tǒng)中,時(shí)鐘電路的質(zhì)量好壞直接影響到該系統(tǒng)性能的穩(wěn)定與否。目前廣泛采用石英晶體振蕩器結(jié)合鎖相環(huán)產(chǎn)生時(shí)鐘信號(hào),石英晶振擁有優(yōu)越的電壓和溫度的特性,能夠穩(wěn)定地工作,但是難以集成到芯片內(nèi)部,且附加了器件成本,阻礙了芯片的高度集成化。
　　 文章系統(tǒng)地分析了時(shí)鐘電路的基本原理,應(yīng)用MATLAB/Verilog-A對(duì)包含參考時(shí)鐘源電路和鎖相環(huán)路的整個(gè)時(shí)鐘電路進(jìn)

2、行行為級(jí)的建模和仿真,通過(guò)建模仿真分析電路的各個(gè)參數(shù)間的折衷關(guān)系。對(duì)于參考時(shí)鐘源,文章采用無(wú)需晶振的片內(nèi)環(huán)形振蕩器結(jié)構(gòu)實(shí)現(xiàn)了參考時(shí)鐘源的可集成性,并提出高階溫度補(bǔ)償方案,使得參考時(shí)鐘源的振蕩頻率在較寬的溫度范圍內(nèi)具有低的溫漂系數(shù),同時(shí)采用線性穩(wěn)壓器來(lái)保證時(shí)鐘源供電電壓的穩(wěn)定性。對(duì)于鎖相環(huán)路,合理設(shè)計(jì)了環(huán)路濾波器的電容電阻值以滿足單片集成的需要,同時(shí)在電荷泵引入電荷分支通路,并合理布局開(kāi)關(guān)管的位置,有效地降低了電荷共享效應(yīng)和開(kāi)關(guān)導(dǎo)通/關(guān)斷

3、時(shí)產(chǎn)生的電荷注入效應(yīng),從而減小了參考雜散。壓控振蕩器引入壓控電阻結(jié)構(gòu),較大地增加了壓控振蕩器的輸出頻率范圍,并且有效改善了電壓-頻率輸出特性曲線的線性度。最后本文設(shè)計(jì)了一種用于電機(jī)的驅(qū)動(dòng)電路,并給出了仿真結(jié)果。
　　 本文的時(shí)鐘電路基于0.18μmCMOS工藝設(shè)計(jì),仿真結(jié)果表明,在-40℃～125℃溫度范圍內(nèi),參考時(shí)鐘源具有40ppm/℃的溫漂系數(shù),其相對(duì)誤差為±0.33％。在典型輸出頻率240MHz時(shí),本文設(shè)計(jì)的時(shí)鐘電路鎖定時(shí)