通用的FPGA邏輯映射方法研究.pdf

1、現(xiàn)場可編程門陣列(FPGA)能夠減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本，縮短上市時間，降低維護升級成本，故廣泛地應用在電子系統(tǒng)中。隨著半導體集成電路規(guī)模的不斷擴大，F(xiàn)PGA的發(fā)展有二個趨勢：一是由單一的通用的可編程邏輯器件逐漸發(fā)展為多種面向不同應用領域的專用邏輯器件；二是作為可編程IP核嵌入到片上系統(tǒng)(SOC)中，成為SOPC的一部分。這種發(fā)展趨勢使得FPGA的結構比傳統(tǒng)上有了很大變化，也更加復雜。 FPGA結構的復雜和多變性，迫切需

2、要一套對廣泛范圍里的不同結構FPGA都能夠運行的CAD系統(tǒng)。通過在該CAD系統(tǒng)上運行特定應用領域的大量網(wǎng)表，模擬出電路在不同結構FPGA中實現(xiàn)時的性能參數(shù)，從而指導FPGA結構的選用、改進和設計，這就是本論文所在的課題項目FPGACAD模擬系統(tǒng)。該軟件系統(tǒng)對通用度(即所能處理的FPGA結構的范圍)有非常高的要求。 本論文的工作是在FPGACAD模擬系統(tǒng)中負責邏輯映射模塊的設計。本文建立了一種FPGA邏輯塊結構模型FDULB，用可

3、量化參數(shù)、數(shù)學矩陣和有向圖分別描述邏輯塊和邏輯單元的輸入輸出、局部互連開關矩陣和邏輯單元的電路結構。本文提出了邏輯單元的功能電路的概念以及用功能電路來描述邏輯單元所能實現(xiàn)的邏輯功能的思想，并給出了從邏輯塊結構模型生成邏輯單元的功能電路集的算法FCGen?；谶壿媶卧墓δ苊枋?功能電路集)，本文提出了適用于FDULB模型的邏輯單元映射算法FDUMap。FDUMap的輸入項是基本元件級的用戶電路以及邏輯單元的多個功能電路。FDUMap的核

4、心思想是在用戶電路中依次匹配邏輯單元的每個功能電路，因此歸結為兩電路匹配問題。將電路抽象成有向圖的數(shù)學模型后，采用了子圖同構算法實現(xiàn)電路匹配。本文還在結構參數(shù)和局部互連開關矩陣的連通度兩方面改進了已有的適用于學術界Cluster結構模型的裝箱算法，得到了適用于FDULB模型的邏輯單元裝箱算法FDUPack，算法核心是在考慮各類約束條件下采用貪婪算法將邏輯單元裝箱到層次邏輯塊中。 FDULB模型，比學術界已有的兩種邏輯塊結構模型更