高速低功耗二步插值FLASH型ADC的設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器(ADC)是連接模擬電路和數(shù)字電路的橋梁，隨著數(shù)字信號(hào)處理系統(tǒng)的快速發(fā)展，作為將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的模數(shù)轉(zhuǎn)換器性能的好壞，特別是在功耗和速度上的要求，成為了數(shù)字化系統(tǒng)具有更高性能的關(guān)鍵因素。
　　本文設(shè)計(jì)的FLASH型ADC結(jié)構(gòu)中采用了二步容性插值技術(shù)，減少了芯片面積、降低了功耗和輸入結(jié)點(diǎn)電容；從速度角度考慮，采用斬波倒相放大器流水工作方式，提高采樣速率。為了提高數(shù)碼轉(zhuǎn)換精度，設(shè)計(jì)了片上二階補(bǔ)償帶隙基準(zhǔn)作為ADC的參

2、考電壓源，該參考源在-40~125℃溫度范圍內(nèi)溫度系數(shù)為6.5ppm/℃；同時(shí)設(shè)計(jì)了去“氣泡”電路，避免由溫度計(jì)碼錯(cuò)誤引起的編碼錯(cuò)誤。另外，設(shè)計(jì)了低功耗控制端，降低芯片在等待狀態(tài)下的功耗。
　　通過(guò)電路仿真，本設(shè)計(jì)的6位ADC在100MHz下，其最大積分非線(xiàn)性和微分非線(xiàn)性分別為-0.5LSB和±0.5LSB，無(wú)雜波動(dòng)態(tài)范圍（SFDR）為-40.24dB，信噪失真比（SNDR）為31.6dB，靜態(tài)功耗為24mW，動(dòng)態(tài)功耗為41mW，