半導(dǎo)體測(cè)試基礎(chǔ)

1、半導(dǎo)體測(cè)試基礎(chǔ)半導(dǎo)體測(cè)試基礎(chǔ)——術(shù)語(yǔ)術(shù)語(yǔ)摘要：本章節(jié)包括一下內(nèi)容：?測(cè)試目的?測(cè)試術(shù)語(yǔ)?測(cè)試工程學(xué)基本原則?基本測(cè)試系統(tǒng)組成?PMU（精密測(cè)量單元）及引腳測(cè)試卡?樣片及測(cè)試程序一、基礎(chǔ)術(shù)語(yǔ)描述半導(dǎo)體測(cè)試的專(zhuān)業(yè)術(shù)語(yǔ)很多，這里只例舉部分基礎(chǔ)的：1DUT需要被實(shí)施測(cè)試的半導(dǎo)體器件通常叫做DUT（DeviceUnderTest，我們常簡(jiǎn)稱(chēng)“被測(cè)器件”），或者叫UUT（UnitUnderTest）。首先我們來(lái)看看關(guān)于器件引腳的常識(shí)，數(shù)字電路期間的

2、引腳分為“信號(hào)”、“電源”和“地”三部分。信號(hào)腳，包括輸入、輸出、三態(tài)和雙向四類(lèi)，輸入：在外部信號(hào)和器件內(nèi)部邏輯之間起緩沖作用的信號(hào)輸入通道；輸入管腳感應(yīng)其上的電壓并將它轉(zhuǎn)化為內(nèi)部邏輯識(shí)別的“0”和“1”電平。輸出：在芯片內(nèi)部邏輯和外部環(huán)境之間起緩沖作用的信號(hào)輸出通道；輸出管腳提供正確的邏輯“0”或“1”的電壓，并提供合適的驅(qū)動(dòng)能力（電流）。三態(tài)：輸出的一類(lèi)，它有關(guān)閉的能力（達(dá)到高電阻值的狀態(tài)）。雙向：擁有輸入、輸出功能并能達(dá)到高阻態(tài)的

3、管腳。電源腳，“電源”和“地”統(tǒng)稱(chēng)為電源腳，因?yàn)樗鼈兘M成供電回路，有著與信號(hào)引腳不同的電路結(jié)構(gòu)。VCC：TTL器件的供電輸入引腳。VDD：CMOS器件的供電輸入引腳。VSS：為VCC或VDD提供電流回路的引腳。GND：地，連接到測(cè)試系統(tǒng)的參考電位節(jié)點(diǎn)或VSS，為信號(hào)引腳或其他電路節(jié)點(diǎn)提供參考0電位；對(duì)于單一供電的器件，我們稱(chēng)VSS為GND。2測(cè)試程序半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定

4、義在器件規(guī)格書(shū)里的設(shè)計(jì)指標(biāo)。測(cè)試程序通常分為幾個(gè)部分，如DC測(cè)試、功能測(cè)試、AC測(cè)試等。DC測(cè)試驗(yàn)證電壓及電流參數(shù)；功能測(cè)試驗(yàn)證芯片內(nèi)部一系列邏輯功能操作的正確性；AC測(cè)試用以保證芯片能在特定的時(shí)間約束內(nèi)完成邏輯操作。程序控制測(cè)試系統(tǒng)的硬件進(jìn)行測(cè)試，對(duì)每個(gè)測(cè)試項(xiàng)給出pass或fail的結(jié)果。Pass指器件達(dá)到或者超越了其設(shè)計(jì)規(guī)格；Fail則相反，器件沒(méi)有達(dá)到設(shè)計(jì)要求，不能用于最終應(yīng)用。測(cè)試程序還會(huì)將器件按照它們?cè)跍y(cè)試中表現(xiàn)出的性能進(jìn)行相

5、應(yīng)的分類(lèi)，這個(gè)過(guò)程叫做“Binning”，也稱(chēng)為“分Bin”.舉個(gè)例子，一個(gè)微處理器，如果可以在150MHz下正確執(zhí)行指令，會(huì)被歸為最好的一類(lèi)，稱(chēng)之為“Bin1”；而它的某個(gè)兄弟，只能在100MHz下做同樣的事情，性能比不上它，但是也不是一無(wú)是處應(yīng)該扔掉，還有可以應(yīng)用的領(lǐng)域，則也許會(huì)被歸為“Bin2”，賣(mài)給只要求100MHz的客戶(hù)。?IncomingInspection——收貨檢驗(yàn)，終端客戶(hù)為保證購(gòu)買(mǎi)的芯片質(zhì)量在應(yīng)用之前進(jìn)行的檢查或測(cè)試

6、。?AssemblyVerification——封裝驗(yàn)證，用于檢驗(yàn)芯片經(jīng)過(guò)了封裝過(guò)程是否仍然完好并驗(yàn)證封裝過(guò)程本身的正確性。這一過(guò)程通常在FT測(cè)試時(shí)一并實(shí)施。?FailureAnalysis——失效分析，分析失效芯片的故障以確定失效原因，找到影響良率的關(guān)鍵因素，并提高芯片的可靠性。?測(cè)試系統(tǒng)的性能。測(cè)試程序要充分利用測(cè)試系統(tǒng)的性能以獲得良好的測(cè)試覆蓋率，一些測(cè)試方法會(huì)受到測(cè)試系統(tǒng)硬件或軟件性能的限制。高端測(cè)試機(jī)：?高度精確的時(shí)序——精確