版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、9.1.1 級連加法器,結(jié)構(gòu) 由1位全加器級連 優(yōu)點 結(jié)構(gòu)簡單 缺點 延時太長,【例9.1】8位級聯(lián)加法器module add_jl( sum, cout, a, b, cin );output[7:0] sum;output cout;input[7:0] a, b;input cin;,full_add1 f0( a[0], b[0], cin, sum[0], cin1 );full_add1
2、 f1( a[1], b[1], cin1, sum[1], cin2 );full_add1 f2( a[2], b[2], cin2, sum[2], cin3 );full_add1 f3( a[3], b[3], cin3, sum[3], cin4 );full_add1 f4( a[4], b[4], cin4, sum[4], cin5 );full_add1 f5( a[5], b[5], cin5, sum[5
3、], cin6 );full_add1 f6( a[6], b[6], cin6, sum[6], cin7 );full_add1 f7( a[7], b[7], cin7, sum[7], cout );endmodule,1位全加器門級結(jié)構(gòu)原理圖,module full_add1( a, b, cin, sum, cout );input a, b, cin;output sum, cout;wire s1, m1,
4、m2, m3;and ( m1, a, b ), ( m2, b, cin ), ( m3, a, cin);xor ( s1, a, b ), ( sum, s1, cin );or ( cout, m1, m2, m3 );endmodule,8位級聯(lián)加法器RTL圖,9.1.2 并行加法器,結(jié)構(gòu) 用加法運算符描述 由EDA軟件綜合 優(yōu)點 運算速度快,【例9.2】8位并行加法器module
5、add_bx( cout, sum, a, b, cin );output[7:0] sum;output cout;input[7:0] a, b;input cin;assign { cout, sum } = a + b + cin;endmodule,8位并行加法器RTL圖,9.1.3 超前進(jìn)位加法器,結(jié)構(gòu) 引入超前進(jìn)位鏈 優(yōu)點 運算速度快,設(shè)計思路,1位全加器 SUM = A⊕B
6、⊕Cin = AB⊕(A⊕B )⊕Cin Cout = AB+(A+B) Cin 令 G = AB 進(jìn)位產(chǎn)生 P = A+B 進(jìn)位傳輸 則 SUM = G⊕P⊕Cin, Cout = G+PCin,4位全加器 C0 = Cin C1 = G0+P0C0 = G0+P0Cin C2 = G1+P1C1 = G1+P1
7、G0+P1P0Cin C3 = G2+P2C2 = G2+P2G1+P2P1G0+P2P1P0Cin C4 = G3+P3C3 = G3+P3G2+ P3P2G1+P3P2P1G0+P3P2P1P0Cin Cout = C4,【例9.3】8位超前進(jìn)位加法器module add_ahead( sum, cout, a, b, cin);output[7:
8、0] sum; // 和output cout;input[7:0] a, b;input cin;wire[7:0] G, P; // 進(jìn)位產(chǎn)生,進(jìn)位傳輸wire[7:0] C; // 進(jìn)位,assign G[0] = a[0] & b[0];assign P[0] = a[0] | b[0];assign C[0] = cin;assign sum[0] = G[0] ^ P[0] ^ C[
9、0];assign G[1] = a[1] & b[1];assign P[1] = a[1] | b[1];assign C[1] = G[0] | ( P[0] & C[0] );assign sum[1] = G[1] ^ P[1] ^ C[1];assign G[2] = a[2] & b[2];assign P[2] = a[2] | b[2];assign C[2] = G[1] |
10、 ( P[1] & C[1] );assign sum[2] = G[2] ^ P[2] ^ C[2];,assign G[3] = a[3] & b[3];assign P[3] = a[3] | b[3];assign C[3] = G[2] | ( P[2] & C[2] );assign sum[3] = G[3] ^ P[3] ^ C[3];assign G[4] = a[4] &
11、b[4];assign P[4] = a[4] | b[4];assign C[4] = G[3] | ( P[3] & C[3] );assign sum[4] = G[4] ^ P[4] ^ C[4];assign G[5] = a[5] & b[5];assign P[5] = a[5] | b[5];assign C[5] = G[4] | ( P[4] & C[4] );assign s
12、um[5] = G[5] ^ P[5] ^ C[5];,assign G[6] = a[6] & b[6];assign P[6] = a[6] | b[6];assign C[6] = G[5] | ( P[5] & C[5] );assign sum[6] = G[6] ^ P[6] ^ C[6];assign G[7] = a[7] & b[7];assign P[7] = a[7] | b[7
13、];assign C[7] = G[6] | ( P[6] & C[6] );assign sum[7] = G[7] ^ P[7] ^ C[7];assign cout = G[7] | ( P[7] & C[7] );endmodule,8位超前進(jìn)位加法器RTL圖,9.1.4 流水線加法器,結(jié)構(gòu) 加入寄存器暫存中間結(jié)果 優(yōu)點 提高了系統(tǒng)的運行頻率,精品課件!,精品課件!,三種加法器的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 3.2.5 加法器
- 基于adiabatic電路的低功耗加法器設(shè)計.pdf
- 基于加法器的PFC電路的仿真與設(shè)計.pdf
- 一種高速加法器-前置進(jìn)位加法器研究與設(shè)計.pdf
- 浮點數(shù)加法器的設(shè)計
- 基于與非門的加法器設(shè)計
- 課程設(shè)計---可控加法器的設(shè)計
- cmos加法器設(shè)計畢業(yè)設(shè)計
- 課程設(shè)計---模7加法器
- 設(shè)計高性能浮點加法器.pdf
- 位超前進(jìn)位加法器設(shè)計
- 快速浮點加法器的優(yōu)化設(shè)計.pdf
- 數(shù)字邏輯課程設(shè)計---全加器的多位加法器電路系統(tǒng)
- 32位浮點加法器的優(yōu)化設(shè)計.pdf
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計.pdf
- 并行反饋進(jìn)位加法器研究.pdf
- eda課程設(shè)計--十進(jìn)制加法器
- 高性能浮點加法器的研究與設(shè)計.pdf
評論
0/150
提交評論