基于65nm兼容Type-1-2型的MLVDS接收器的設(shè)計(jì).pdf

1、隨著信息社會(huì)的高速發(fā)展，互聯(lián)網(wǎng)+和工業(yè)4.0的提出以及多媒體娛樂設(shè)備的快速更新?lián)Q代，新的通信標(biāo)準(zhǔn)應(yīng)具有更快的傳輸速度和總線交流的能力。MLVDS（Multipoint-Low-Voltage Differential Signaling）又稱多點(diǎn)LVDS是LVDS的點(diǎn)對(duì)點(diǎn)結(jié)構(gòu)向總線方向的延伸。它的低功耗，高速度和杰出的噪聲抑制能力讓其在現(xiàn)代社會(huì)得到了廣泛的應(yīng)用，發(fā)展迅速。
　　本文回顧了MLVDS的發(fā)展歷史和國內(nèi)外的研究現(xiàn)狀。在深

2、入理解其TIA/EIA-899標(biāo)準(zhǔn)后，明確了MLVDS接收器設(shè)計(jì)時(shí)需要注意的主要問題。圍繞這些設(shè)計(jì)的主要問題，提出了新穎的設(shè)計(jì)思路，并把接收器電路分為三個(gè)主要模塊:電壓壓縮保持電路，兼容轉(zhuǎn)換電路和帶模式選擇的比較器電路。
　　電壓壓縮保持電路首先針對(duì)端電壓的寬輸入范圍-1.4V-3.8V，利用電阻分壓原理，使其輸入端電壓被壓縮在電源電壓的范圍內(nèi)。隨后，把一端輸出電壓作為負(fù)反饋并使用參考電壓為基準(zhǔn)來保持這一端的輸出電壓在參考電壓附近

3、。最后，利用電流鏡電路，獲得對(duì)稱性的電阻分壓，使輸出的差分電壓和輸入基本保持不變。這樣的設(shè)計(jì)不僅簡化了后續(xù)的兼容轉(zhuǎn)換電路，而且也保證了比較器電路的輸入始終保持在其輸入共模范圍ICMR(Input Common Mode Range)內(nèi)。
　　在兼容轉(zhuǎn)換電路的設(shè)計(jì)中，針對(duì)Type-1和2型閾值電壓間的聯(lián)系，本文提出了一個(gè)新穎的利用基本的電流鏡和MOSFET飽和區(qū)電流模型的電平移位電路，并建立模型，從理論上分析了其最大誤差。
　

4、　帶模式選擇的比較器電路完成了Type-1和2型的模式選擇，并放大差分信號(hào)和輸出CMOS電平。
　　本文基于SMIC65nm1P9M庫，使用Cadence軟件在每個(gè)模塊的設(shè)計(jì)中做了功能仿真。隨后，在分析了本設(shè)計(jì)應(yīng)該采用的版圖繪制策略的基礎(chǔ)上，基于SMIC65nm1P9M工藝完成了MLVDS接收器的版圖設(shè)計(jì)。最后，利用Hercules和StarRC軟件聯(lián)合抽取了所繪版圖的寄生參數(shù)，并利用HSpice軟件對(duì)含有寄生參數(shù)的設(shè)計(jì)做了后仿真