基于方程和仿真混合的模擬集成電路優(yōu)化設(shè)計(jì)方法研究.pdf

1、數(shù)字集成電路的設(shè)計(jì)已達(dá)到較高的自動(dòng)化水平，而模擬集成電路的設(shè)計(jì)自動(dòng)化則發(fā)展緩慢，目前仍以人工設(shè)計(jì)方法為主，是集成電路設(shè)計(jì)的瓶頸所在。優(yōu)化設(shè)計(jì)是實(shí)現(xiàn)模擬電路設(shè)計(jì)自動(dòng)化的重要途徑，本文探討了基于方程和仿真混合的優(yōu)化設(shè)計(jì)方法。
　　電路優(yōu)化方法主要有兩種：基于方程的優(yōu)化和基于仿真的優(yōu)化。基于方程的優(yōu)化由于所有性能都通過(guò)公式解析計(jì)算，因而優(yōu)化速度很快，但因?yàn)榻馕龉绞墙频?，結(jié)果精度不高?；诜抡娴膬?yōu)化可給出高精度的結(jié)果，但因優(yōu)化過(guò)程中大

2、量調(diào)用仿真器，計(jì)算代價(jià)高昂。本文提出一種基于誤差增量模型的方程-仿真混合優(yōu)化方法，可大幅減少仿真器的調(diào)用次數(shù)，降低計(jì)算成本，同時(shí)又具備與基于仿真方法幾乎相同的精度。主要思想是以基于方程的優(yōu)化結(jié)果作為出發(fā)點(diǎn)，通過(guò)構(gòu)造電路性能準(zhǔn)確值與解析近似之間的差值增量模型，對(duì)一個(gè)誤差不斷減小的近似優(yōu)化問(wèn)題迭代求解逐步獲得問(wèn)題的準(zhǔn)確解，每一次迭代在上一次優(yōu)化解附近構(gòu)造新的差值增量模型。
　　文章以環(huán)形振蕩器、二級(jí)運(yùn)算放大器及共源共柵放大電路等三個(gè)電